本科生期末考试题库

本科生期末试卷（一）一、选择题（每小题 1 分，共 15 分）1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ ）计算机。A 并行 B 冯诺依曼 C 智能 D 串行2 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整数为（ ）。A -(231-1) B -(230-1) C -(231+1) D -(230+1)3 以下有关运算器的描述，（ ）是正确的。A 只做加法运算B 只做算术运算C 算术运算与逻辑运算D 只做逻辑运算4 EEPROM 是指（ ）。A 读写存储器 B 只读存储器C 闪速存储器 D 电擦除可编程只读存储器5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache6 RISC 访内指令中，操作数的物理位置一般安排在（ ）。A 栈顶和次栈顶B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器7 当前的 CPU 由（ ）组成。A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存8 流水 CPU 是由一系列叫做“段”的处理部件组成。和具备 m 个并行部件的CPU 相比，一个 m 段流水 CPU 的吞吐能力是（ ）。A 具备同等水平B 不具备同等水平C 小于前者D 大于前者9 在集中式总线仲裁中，（ ）方式响应时间最快。A 独立请求 B 计数器定时查询 C 菊花链10 CPU 中跟踪指令后继地址的寄存器是（ ）。A 地址寄存器 B 指令计数器C 程序计数器 D 指令寄存器11 从信息流的传输速度来看，（ ）系统工作效率最低。A 单总线 B 双总线C 三总线 D 多总线12 单级中断系统中，CPU 一旦响应中断，立即关闭（ ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许 B 中断请求C 中断屏蔽 D DMA 请求13 安腾处理机的典型指令格式为（ ）位。A 32 位 B 64 位 C 41 位 D 48 位14 下面操作中应该由特权指令完成的是（ ）。A 设置定时器的初值B 从用户模式切换到管理员模式C 开定时器中断D 关中断15 下列各项中，不属于安腾体系结构基本特征的是（ ）。A 超长指令字B 显式并行指令计算C 推断执行D 超线程二、填空题（每小题 2 分，共 20 分）1 字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符系统是七单位的（ ）码。2 按 IEEE754 标准，一个 32 位浮点数由符号位 S（1 位）、阶码 E（8 位）、尾数 M（23 位）三个域组成。其中阶码 E 的值等于指数的真值（ ）加上一个固定的偏移值（ ）。3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ ）并行技术，后者采用（ ）并行技术。4 虚拟存储器分为页式、（ ）式、（ ）式三种。5 安腾指令格式采用 5 个字段：除了操作码（OP）字段和推断字段外，还有3 个 7 位的（ ）字段，它们用于指定（ ）2 个源操作数和 1 个目标操作数的地址。6 CPU 从内存取出一条指令并执行该指令的时间称为（ ），它常用若干个（ ）来表示。7 安腾 CPU 中的主要寄存器除了 128 个通用寄存器、128 个浮点寄存器、128 个应用寄存器、1 个指令指针寄存器（即程序计数器）外，还有 64 个（ ）和 8 个（ ）。8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高传输速率，单位是（ ）。9 DMA 控制器按其结构，分为（ ）DMA 控制器和（ ）DMA 控制器。前者适用于高速设备，后者适用于慢速设备。10 64 位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与 IA-32 的完全兼容，后者则是一种全新的体系结构。三、简答题（每小题 8 分，共 16 分）1 CPU 中有哪几类主要寄存器，用一句话回答其功能。2 指令和数据都用二进制代码存放在内存中，从时空观角度回答 CPU 如何区分读出的代码是指令还是数据。四、计算题（10 分）设 x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积xy，并用十进制数乘法进行验证。五、证明题（12 分）用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。六、设计题（15 分）某计算机有下图所示的功能部件，其中 M 为主存，指令和数据均存放在其中，MDR 为主存数据寄存器，MAR 为主存地址寄存器，R 0R 3 为通用寄存器，IR为指令寄存器，PC 为程序计数器（具有自动加 1 功能），C、D 为暂存寄存器，ALU 为算术逻辑单元，移位器可左移、右移、直通传送。将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将 R1 中的数与（R 2）指示的主存单元中的数相加，相加的结果直通传送至 R1 中。若另外增加一个指令存贮器，修改数据通路，画出的指令周期流程图。七、分析计算题（12 分）如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程，每个子过程时间都为 100ns。请分别画出指令顺序执行和流水执行方式的时空图。计算两种情况下执行 n=1000 条指令所需的时间。流水方式比顺序方式执行指令的速度提高了几倍？本科生期末试卷（二）一、选择题（每小题 1 分，共 15 分）1 冯诺依曼机工作的基本方式的特点是（ ）。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2 在机器数（ ）中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码3 在定点二进制运算器中，减法运算一般通过（ ）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4 某计算机字长 32 位，其存储容量为 256MB，若按单字编址，它的寻址范围是（ ）。A 064MB B 032MB C 032M D 064M5 主存贮器和 CPU 之间增加 cache 的目的是（ ）。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ ）。A 堆栈寻址方式 B 立即寻址方式C 隐含寻址方式 D 间接寻址方式7 同步控制是（ ）。A 只适用于 CPU 控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8 描述 PCI 总线中基本概念不正确的句子是（ ）。A PCI 总线是一个与处理器无关的高速外围设备B PCI 总线的基本传输机制是猝发式传送C PCI 设备一定是主设备D 系统中只允许有一条 PCI 总线9 CRT 的分辨率为 10241024 像素，像素的颜色数为 256，则刷新存储器的容量为（ ）。A 512KB B 1MB C 256KB D 2MB10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。A 通用寄存器 B 堆栈 C 存储器 D 外存11 特权指令是由（ ）执行的机器指令。A 中断程序 B 用户程序 C 操作系统核心程序 D I/O 程序12 虚拟存储技术主要解决存储器的（ ）问题。A 速度 B 扩大存储容量 C 成本 D 前三者兼顾13 引入多道程序的目的在于（ ）。A 充分利用 CPU，减少等待 CPU 时间B 提高实时响应速度C 有利于代码共享，减少主辅存信息交换量D 充分利用存储器14 64 位双核安腾处理机采用了（ ）技术。A 流水 B 时间并行 C 资源重复 D 流水+资源重复15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。A 中断服务B 与取数指令有关的控制相关C 与转移指令有关的控制相关D 与存数指令有关的控制相关二、填空题（每小题 2 分，共 20 分）1 在计算机术语中，将 ALU 控制器和（ ）存储器合在一起称为（ ）。2 数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，（ ）表示法。3 广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。4 反映主存速度指标的三个术语是存取时间、（ ）和（ ）。5 形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令时（ ）寻址。6 CPU 从（ ）取出一条指令并执行这条指令的时间和称为（ ）。7 RISC 指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储器，其余指令的操作均在寄存器之间进行。8 微型机的标准总线，从带宽 132MB/S 的 32 位（ ）总线发展到 64 位的（ ）总线。9 IA-32 表示（ ）公司的（ ）位处理机体系结构。10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ ）字段，用以指明哪些指令可以（ ）执行。三、简答题（每小题 8 分，共 16 分）1 简述 64 位安腾处理机的体系结构主要特点。2 画出分布式仲裁器的逻辑示意图。四、计算题（10 分）已知 x=-0.01111，y=+0.11001,求： x 补 ，-x 补 ，y 补 ，-y 补 ； x+y,x-y,判断加减运算是否溢出。五、分析题（12 分）参见图 1，这是一个二维中断系统，请问： 在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 若 CPU 现执行设备 C 的中断服务程序，IM 2，IM 1，IM 0的状态是什么？如果 CPU 执行设备 H 的中断服务程序，IM 2，IM 1，IM 0的状态又是什么？ 每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？ 若设备 C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要求？六、设计题（15 分）图 2 所示为双总线结构机器的数据通路，IR 为指令寄存器，PC 为程序计数器（具有自增功能），M 为主存（受 R/W#信号控制），AR 为地址寄存器，DR 为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号 G 控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 yi表示 y 寄存器的输入控制信号，R 1o为寄存器 R1的输出控制信号，未标字符的线为直通线，不受控制。 “ADD R2,R0”指令完成(R 0)+(R2)R 0的功能操作，画出其指令周期流程图，假设该指令的地址已放入 PC 中。并在流程图每一个 CPU 周期右边列出相应的微操作控制信号序列。