基于FPGA的三相正弦波发生器

短学期课程设计报告设计名称: 电子技术课程设计设计题目：基于 FPGA 的三相正弦波发生器院 （系）：信息学院计算机科学与技术系年 级：2014 级指导教师：张辉波西 南 交 通 大 学2016 年 7 月目录一、绪论 .41.1 设计目的 .41.2 设计要求 .4二、方案设计 .42.1 概论设计 .42.2 各子系统模块 .5 2.3 使用器件说明 .5 三、详细设计 .6 3.1 设计原理 .6 3.2 正弦波设计 .63.3 三相波叠加 .7 3.4 分频设计 .8 3.5 引脚锁定 9四、测试及使用说明 .104.1 测试步骤 .104.2 实验结果 .11五、结论 .13六、 实习总结 .13 附件： .161. 电路原理图 162. PCB 版图163. Verilog 代码172一、绪论1.1 设计目的三相交流电是三个频率相同的交流电的组合，相位彼此相差120 度，主要应用于需要大电力的场合并且三相交流电的频率可调。在此基础上研究关于三相正弦波的研究。基于 FPGA 的三相正弦波发生器，在 Cyclone系列EP2C8T144C8 上实现正弦波信号的产生，利用单片机 PICl8F4550 控制波形的频率及相位差。同时单片机通过 DAC0832 控制波形数据转换 DAC 参考电压实现在波形幅度的控制，DA 输出的波形经过放大后输出。输出的三相正弦波有利于观察。1.2 设计要求关于此次三相正弦波的设计有两种任务要求，基本要求为输出的电压在 0-5V 之间可调。输出的信号频率为 50Hz。正弦失真度在+/- 5%之间。而提高要求为输出三相方波，并且三相波要可调频可调相。本组要完成的任务是简化版，故任务要求是输出频率为 50Hz 的三相正弦波即可。二、方案设计2.1 概论设计3首先先完成单相正弦波的代码，实现单相正弦波波形的输出，然后绘制电路图，此时的电路图是不能调频调相的。然后进行分频操作，将两个 add1 地址叠加，然后输出的三个 ROM 里读出数据即为存入的正弦波序列。2.2 各子系统模块此次的三相波设计共涉及到四个子系统模块，分别是单相波的设计、正弦波形的设计、三相波的叠加、分频设计、引脚标注等。2.3 使用器件说明三相正弦波发生器元器件清单序号 元器件名称及型号 备注1 DAC0832 需要 3 个2 运放 OP07 lm324 也可以，需要 3个3 LMC7660 产生负电源4 空心电源插座（5mm 直径） 作品电源接口5 有源晶振（6MHz） 可以直接使用 FPGA 自带6 相关元器件芯片插座 安插相关芯片7 印制板、烙铁、导线、焊 锡等 电子工艺实习应用8 EP2C8T144C8 开发板 下载应用9多路直流稳压电源正负开关线性可调稳压模块 正负+-12V 5V 3.3V采用多路输出的电源开关4表 2.1三、详细设计3.1 设计原理系统由单片机控制模块、FPGA 波形产生模块、数模转换模块、滤波输出模块、触摸屏输入和液晶显示模块组成，单片机控制 FPGA产生输入频率和相位差的三相正弦波，经过 DA 转换后滤波输出，三相波形的幅度也由单片机通过改变 DA 的参考电压控制基于 FPGA 的三相正弦波发生器，是由地址发生器完成信号的输入，存入 ROM 中，经过数模转化软件即可得到合适的模型曲线。总体框图：图 3.13.2 正弦波设计正弦波的数据需要转换为*mif 文件后存放到 ROM 中，mif 文件有固定格式规定了每个字的位宽 WIDTH、总字数 DEPTH、地址进制基数 ADDR-ESS_RADIX 和数据进制基数 DATA_RADIX。在 Matlab 环境中编程计算出正弦波数据，然后生成 mif 文件。5EP2C8T144C8 拥有较充裕的存储空间。因此，设计中为了提高精度在 ROM 中存放 256 个正弦数据，频率控制字、相位控制字由单片机控制产生，经过相位累加器组成地址发生器，产生的地址连到ROM 的地址线上进行查表得到波形数据。详见附录代码-Verilog-S401 和 S402.单项正弦波的实现图 3.23.3 三相波叠加为实现上述要求的三相正弦波，可采用问题分解的方法、逐个分析问题。三相波的叠加6图 3.3对于图中的 ROM 可以利用 Quartus 2 的 LPM 功能，定制一个8bit 数据宽度，128 字节深度的 ROM：先完成单相正弦波的代码，实现单相正弦波波形的输出，然后绘制电路图，此时的电路图是不能调频调相的。然后进行分频操作，将两个 add1 地址叠加，然后输出的三个 ROM 里读出数据即为存入的正弦波序列。3.4 分频设计为了对波形频率精确控制，不同频率段需要不同的输入频率。项目设计中采用选择的引脚为 P17 口为 50 MHz 外部有源晶振。根据题目的要求，输出的三相正弦波要求为 50Hz，因此要在输入端与正7弦波发生器之间添加一个分频器，使得其频率降低。其分频代码见附录-Verilog-S404.3.5 引脚锁定1、输入引脚图 3.4 P17 口主板器件名为 50MHz2、三相波的输出图 3.58图 3.6图 3.7四、测试及使用说明4.1 测试步骤本次电子设计的目的是实现三项正弦波发生器，即可输出三相波即可。由于在课程设计时已经确定其输出的频率 50Hz（输入口 cp为 50MHz 的 P17 口，且设置一个分频器使其输出为 50Hz） ，而且三项正弦波已设置完全，故本题不需进行数据输入。主要测试步骤：91、电源部分进