多功能密码控制系统项目设计方案

1 多功能密码控制系统项目设计方案 题背景 在安全技术防范领域，具有防盗报警功能的电子密码 控制系统 逐渐代替传统的机械式密码 控制系统 ，克服了机械式密码 控制的 密码量少、安全性能差的缺点，使 电子 密码 控制系统 无论在技术上还是在性能上都大大提高 了 一步。随着大规模集成电路技术的发展，特别是单片机的问世，出现了带微处理器的智能密码 控制系统 ，它除具有 传统 电子密码 控制系统 的功能外，还引入了智能化管理、专家分析系统等功能，从而使密码 控制系统 具有很高的安全性、可靠性，应用日益广泛。 子密码控制简介 电子密码控制是一种通过密码输入 来控制电路或是芯片工作，从而控制机械开关的闭合，完成开锁、闭锁任务的电子产品。电子密码控制不论性能还是安全性都已大大超过了机械类。其特点如下： 1) 保密性好，编码量多，远远大于机械控制。随机开锁成功率几乎为零。 2) 密码可变，用户可以随时更改密码，防止密码被盗，同时也可以避免因人员的更替而使控制的保密性下降。 3) 误码输入保护，当输入密码多次错误时，报警系统自动启动。 4) 无活动零件，不会磨损，寿命长。 5) 使用灵活性好，不像机械锁必须佩带钥匙才能开锁。 6) 电子密码控制系统具有操作简单易行，一 学即会的特点 。 子密码控制的发展趋势 1 由于电子器件所限，以前开发的电子密码控制系统，其种类不多，保密性差，最基本的就是只依靠最简单的模拟电子开关来实现的，制作简单但很不安全，后来便是基于 实现的，其电路结构复杂，电子元件繁多，也有使用早先的20 引脚的 2051 系列单片机来实现的，但密码简单，易破解。随着电子元件的进一步发展，电子密码控制系统也出现了很多的种类，功能日益强大，使用更加方便，安全保密性更强，由以前的单密码输入发展到现在的，密码加感应元件，实现了更为真正的电子加密，用户只有密码或电子钥 匙中的一样，是打不开锁的，随着电子元件的发展及人们对保密性需求的提高出现了越来越多的电子密码控制系统 。 由于数字、字符、图形图像、人体生物特征和时间等要素均可成为电子信息，组合使用这些信息能够使电子防盗密码控制获得更高的保密性，如防范森严的金 2 库，需要使用复合信息密码的电子防盗密码控制系统。组合使用信息也能够使电子防盗密码控制系统获得无穷扩展的可能。可以看出组合使用电子信息是电子密码控制系统今后发展的趋势 。 设计所要实现的目标 本设计采用单片机为主控芯片，结合外围电路，组成电子密码控制系统，用户想要打开 锁，必先通过提供的键盘输入正确的密码才可以，密码输入错误有提示，为了提高安全性，当密码输入错误三次将报警。密码可以由用户自己修改设定，锁打开后才能修改密码。修改密码之前必须再次输入密码。 设计方案的选择 案一：采用数字电路控制 用以 74 发器构成的数字逻辑电路作为密码控制系统的核心控制，共设了 9 个用户输入键，其中只有 4 个是有效的密码按键，其它的都是干扰按键，若按下干扰键，键盘输入电路自动清零，原先输入的密码无效，需要重新输入；如果用户输入密码的时间超过 10 秒（一般情况下，用户不会超过 10 秒，若用户觉得不便，还可以修改）电路将报警 20 秒，若电路连续报警三次，电路将锁定键盘 2 分钟，防止他人的非法操作 。采用数字电路设计方案时设计虽然简单，但控制的准确性和灵活性差。故不采用。 案二：采用以单片机为核心的控制方案 由于单片机种类繁多，各种型号都有其一定的应用环境，因此在选用时要多加比较，合理选择，以期获得最佳的性价比。一般来说在选取单片机时从下面几个方面考虑：性能、存储器、运行速度 、 I/O 口、定时 /计数器、串行接口、模拟电路功能、工作电压、功耗、封装形式、抗干扰性、保密性，除了以上的一些还有一些最基 本的 ,比如：中断源的数量和优先级、工作温度范围、有没有低电压检测功能、单片机内有无时钟振荡器、有无上电复位功能等。在开发过程中单片机还受到：开发工具、编程器、开发成本、开发人员的适应性、技术支持和服务等等因素 。基于以上因素本设计选用单片机 为本设计的核心元件，利用单片机灵活的编程设计和丰富的 I/O 端口，及其控制的准确性，实现基本的密码控制功能。在单片机的外围电路外接输入键盘用于密码的输入和一些功能的控制，外接 7示器用于显示作用。当用户需要开锁时，先按键盘开锁 键之后按键盘的数字键 0 9 输入密码。密码输完后按下确认键，如果密码输入正确则开锁，不正确显示密码错误重新输入密码，当三次密码错误则发出报警；当用户需要修改密码时，先输入正确的密码，之后按下修改键后输 3 入新的密码，只有当输入的原密码正确后才能设置新密码。新密码输入无误后按确认键使新密码将得到存储，密码修改成功。 可以看出方案二的控制灵活，准确性好，且保密性强还具有扩展功能，根据现实生活的需要此次设计采用此方案。 郑大西亚 斯国际学院 4 2 主要元器件介绍及 线说明 控芯片 一个低功耗，高性能 位单片机，片内含 4k 可反复擦写 1000 次的 读程序存储器，器件采用 司的高密度、非易失性存储技术制造，兼容标准 令系统及 脚结构，芯片内集成了通用 8 位中央处理器和 储单元，功能强大的微型计算机的为许多嵌入式控制应用系统提供高性价比的解决方案。 能简介 2 有如下特点： 40 个引脚 ， 4k 内程序存储器， 128 随机存取数据存储器（ 32 个外部双向输入 /输出（ I/O）口， 5个中断优先级 2 层中断嵌套中断， 2 个 16 位可编程定时计数器 ,2 个全双工串行通信口，片内时钟振荡器。 此外， 计和配置了振荡频率可为 0可通过软件设置省电模式。空闲模式下， 停工作，而 时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有 三种封装形式，以适应不同产品的需求。 图 3片引脚图 郑大西亚 斯国际学院 5 其主要 功能特性： 兼容 令系统 4k 可反复擦写 (1000 次） 2 个双向 I/O 口 作电压 2 个 16 位可编程定时 /计数器 时钟频率 0双工 行中断口线 128x8 部 个外部中断源 低功耗空闲和省电模式 中断唤醒省电模式 3 级加密 软件设置空闲和省电功能 双数据寄存器指针 可以看出 供以下标准功能： 4K 字节 速存储器， 128 字节内部 32 个 I/O 口线，两个数据指针，两个 16 位定时器 /计数器，一个5 向量两级中断结构，一个全双工串行通信口，以及片内振荡器和时钟。同时 , 降至 0 静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式时停止 工作，但允许 定时 /计数器，串行通信口及中断系统继续工作。掉电方式是在 的内容，但振荡器停止工作并禁止其它所有部件工作直到一个硬件复位。 脚功能说明 3 源电压 ： 是一组 8 位漏极开路型 双向 I/O 口，也即 地址 /数据总线复用总线 ，作为输出口用时，每位能驱动 8 个 辑门电路，对端口写“ 1” 可作为高阻抗输入端口。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低 8 位）和数据总线复用，在访问期间激活内部上拉电阻。在 程时 ，接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 ： 一个带内部上拉电阻的 8 位 双向 I/O 口， 输出缓冲级可驱动（ 吸收或输出电流） 4 个 辑门电路。对端口写“ 1” ,通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号校验期间， 收低 8 位地址。 ： 一个带有内部上拉电阻的 8 位 双向 I/O 口，即 地址总线 。 输出缓冲级可驱动 4 个 辑门电路。对端口写“ 1” ,通过内部的上拉电阻郑大西亚 斯国际学院 6 把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流 I。在访问 位地址的外部数据存储器（如执行： 令）时， 线上的内阻（也即特殊功能寄存器）在整个访问期间不改变。 程或校验时， 接收高位地址和其它控制信号。 ： 是一组带有内部上拉电阻的 8 位 双向 I/O 口。 输出缓冲级可驱动（吸收或输出电流） 4 个 辑门电路。对 写入“ 1”时，它们被内部上拉电阻拉高并可作为输入端口。作输入端口时，被外部拉低的 将用上拉电阻输出电流 I。 除了作为一般的 I/O 口线外，更重要的用途是它的第二功能， 的第二功能如下表 3 表 3的第二功能 端口功能 第二功能 端口引脚 第二功能 串行数据接收 定时 /计数器 0外部输入 串行数据发送 定时 /计数器 1外部输入 外中断 0申请 外部 外中断 1申请 外部 复位输入。当振荡工作时， 脚出现两个机器周期上高电平将使单片机复位。 访问外部程序存储器或数据存储器时， 址锁存允许）输出脉冲用于锁存地址的 低 8 位 字节。即使不再访问外部存储器， 以时钟振荡频率的 1/6 输出的正脉冲信号，因此它可作为 外部时钟或外部定时脉冲 使用，要注意的是：当访问外部数据存储器时将跳过一个 冲。如有必要，可通过对特殊功能寄存器（ 中的 8元的 置位的禁位来禁止 国际学院 7 操作。该位置禁位后，只有 令才能使 次激活。此外，该引脚被微弱拉高，单片机执行外部程序时，应设置 效。 序储存允许（ 出是外部程序存储器的读选通信号， 低电平有效 ，当 外部程序存储 器取指令（或数据）时，每个机器周期两次 效，即输出两个脉冲。当访问外部数据存储器，要有两次有效的 部访问允许。欲使 问外部程序存储器（地址 0000H 必须保持 低电平 （接地）。需注意的是：如果加密位 编程，复位时内部会锁存 状态。如 为高电平（接 ）， 执行内部程序存储器中的指令。 储器编程时 ,该引脚加上 12V 的编程电压 荡器反相放大器及内部时钟发生器的输入端。 荡器反相放 大器的输出端。 片内部结构 特殊功能寄存器 ：特殊功能寄存器并没有占用片内全部空间，没有占用的地址不可使用，读这些地址将得到一个随意的数值。而写这些地址单元将不能得到预期的结果。 中断寄存器 ：各中断允许控制位于 存器， 5 个中断源的中断优先级控制位于 存器。（可位寻址） 双时钟指针寄存器 ：为方便地访问内部和外部数据存储器，提供了两个 16位数据指针寄存储器： 于 块中的地址 82H、 83H 和 于地址84H、 85H，当 的位 时选择 时选择 使用前初始化 电源空闲标志 ：电源空闲标志（ 特殊功能寄存储器 位（ ,电源打开时 “ 1” ,它可由软件设置睡眠状态并不为复位所影响。 存储器结构 ： 片机内核采用程序存储器和数据存储器空间分开的结构，均具有 64部程序和数据的寻址空间。 程序存储器 ：如果 脚接地（ ，全部程序均执行外部存储器。在如接至 源 ），程序首先执行从地址 0000H 04部程序存储器，再执行地址为 1000H 60的外部程序存储器。 郑大西亚 斯国际学院 8 数据存储器 ：在 具有 128 字节的内部 128 字节可利用直接或间接寻址方式访问，堆栈操作可利用间接寻址方式进行， 128 字节均可设置为堆栈区空间。 7示器 现在的字符型液晶模块已经是单片机应用设计中最常用的信息显示器件了。7 示模块具有体积小，功耗低，显示内容丰富等特点。 7 以显示 1 行 6 个字符， 器的 I/O 口，是段选信号，右下侧的 12345678 是它的位选信号 体振荡器 晶体振荡器，简称晶振，其作用在于产生原始的时钟频率，这个频率经过频率发生器的放大或缩小后就成了电脑中各种不同的总线频率。以声卡为例，要实现对模拟信号 48采样，频率发生器就必须提供一个 8时钟频率。如果需要对这两种音频同时支持的话，声卡就需要有两颗晶振。但是现在的娱乐级声卡为了降低成本，通常都采用 输出的采样频率固定在 48是 对音质带来损害，而且现在的娱乐级 声卡都没有很好地解决这个问题。现在应用最广泛的是石英晶体振荡器。 石英晶体振荡器是一种高精度和高稳定度的振荡器，石英晶体振荡器也称石英晶体谐振器，它用来稳定频率和选择频率，是一种可以取代 振回路的晶体谐振元件。石英晶体振荡器广泛地应用在电视机、影碟机、录像机、无线通讯设备、电子钟表、单片机、数字仪器仪表等电子设备中。为数据处理设备产生时钟信号和为特定系统提供基准信号。在单片机中为其提供时钟频率。 石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它的基本构成大致是：从一块石 英晶体上按一定方位角切下薄片（简称为晶片，它可以是正方形、矩形或圆形等），在它的两个对应面上涂敷上银层用作电极使用，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。只要在晶体振子板极上施加交变电压，就会使晶片产生机械变形振动，此现象即所谓逆压电效应。当外加电压频率等于晶体谐振器的固有频率时，就会发生压电谐振，从而导致机械变形的振幅突然增大。 本设计中采用 12系统的外部晶振。电容取值为 20 郑大西亚 斯国际学院 9 行 图 3 芯片引脚图。 图 3芯片引脚图 特点：低压和标准电压运行模式 内建 128储序列 2 线制串行接口 双向数据传送协议 100和 400V)兼容 写同步时钟 (最大 10高可靠性 1M 写时钟周期 100 年 不断推进的芯片等级扩大了设 备的可用温度范围 8 脚 脚 8 脚 装 描述： 供电可擦除的串行 1024 位存储或可编程只读存储器(28 字 (8 位 /字 )。 芯片在低压的工业与商业应用中进行了最优化。 封装为 8 脚8 脚 8 脚 过 2 线制串行接口进行数据传输。另外 ,整个系列有 个版本。 设备操作： C L O C K 和 D A T A 变化 ： 脚通常外部 要拉高。 脚上的数据只能在 期间改变。数据在 期间改变定义为一个开始或停止信号。 开始状态 ：在任何操作之前必须有一个开始信号 高时 产生一个下降沿。 郑大西亚 斯国际学院 10 停止状态 ： 高时 生一个上升沿是停止信号，停止信号后将停止所有通信。 在一个读的序列之后，停止信号将让 入备用电源模式。 线说明 线是一种由 司开发的两线式串行总线，用于连接微控制器及其外围设备。 线 产生于在 80 年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。 4 1. 线的硬件结构 行总线一般有两根信号线，一根是双向的数据线 一根是时钟线 有接到 线设备上的串行数据 接到总线的 ，各设备的时钟线 到总线的 。 为了避免总线信号的混乱 ，要求各设备连接到总线的输出端时必须是开漏输出或集电极开路输出。设备上的串行数据线 口电路应该是双向的，输出电路用于向总线上发送数据，输入电路用于接收总线上的数据。而串行时钟线也应是双向的，作为控制总线数据传送的主机，一方面要通过 出电路发送时钟信号，另一方面还要检测总线上的 平，以决定什么时候发送下一个时钟脉冲电平；作为接受主机命令的从机，要按总线上的 号发出或接收的信号，也可以向 发出低电平信号以延长总线时钟信号周期。总线空闲时，因各设备都是开漏输出，上拉电阻 都保持高电平。任一设备输出的低电平都将使相应的总线信号线变低，也就是说：各设备的 “ 与 ” 关系， 是 “ 与 ” 关系。 总线对设备接口电路的制造工艺和电平都没有特殊的要求（ 在 线上的数据传送率可高达每秒 十 万位，高速方式时在每秒四十万位以上。另外，总线上允许连接的设备数以其电容量不超过 400限。 总线的运行（数据传输）由主机控制。所谓主机是指启动数据的传送（发出启动信号）、发出时钟信号以及传送结束时发出停止信号的设备，通常主机都是微处理器。被 主机寻访的设备称为从机。为了进行通讯，每个接到 线的设备都有一个唯一的地址，以便于主机寻访。主机和从机的数据传送，可以由主机郑大西亚 斯国际学院 11 发送数据到从机，也可以由从机发到主机。凡是发送数据到总线的设备称为发送器，从总线上接收数据的设备被称为接受器。 线上允许连接多个微处理器以及各种外围设备，如存储器、 动器、 A/D 及 D/A 转换器等。为了保证数据可靠地传送，任一时刻总线只能由某一台主机控制，各微处理器应该在总线空闲时发送启动数据，为了妥善解决多台微处理器同时发送启动数据的传送（总线控制权）冲突， 以及决定由哪一台微处理器控制总线的问题， 线允许连接不同传送速率的设备。多台设备之间时钟信号的同步过程称为同步化。 2. 线工作原理： 线的构成及信号类型 ： 线是由数据线 时钟 成的串行总线，可发送和接收数据。在 被控 间、 间进行双向传送，最高传送速率 100种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中， 线上并接的每一模块电路既是主控器（或 被控器），又是发送器（或接收器），这取决于它所要完成的功能 。 出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。 线在传送数据过程中共有三种类型信号， 它们分别是：开始信号、结束信号和应答信号。 开始信号 ： 高电平时， 高电平向低电平跳变，开始传送数据。 结束信号 ： 高电平时， 低电平向高电平跳变，结束传送数据。 应答信号 ：接收数据的 接收到 8据后，向发送数据的 出特定的低电平脉冲，表示已收到数据。 受控单元发出一个信号后，等待受控单元发出一个应答信号， 收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。 郑大西亚 斯国际学院 12 图 3始、结束信号图 目前有很多半导体集成电路上都集成了 口。带有 口的单片机有： 列， 列， 列等。很多外围器件如存储器、监控芯片等也提供 口。 3 总线基本操作： 程运用主 /从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。 总线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（ 制总线的传输方向，并产生起始和停止条件。 上的数据状态仅在 低电平的期间才能改变， 高电平的期间， 态的改变被用来表示起始和停止条件。 1） 控制字节 ： 在 起始条件之后，必须是器件的控制字节，其中高四位为器件类型识别符（不同的芯片类型有不同的定义， 般应为 1010），接着三位为片选，最后一位为读写位，当为 1 时为读操作，为 0 时为写操作。 2） 写操作 ： 写操作分为字节写和页面写两种操作，对于页面写根据芯片的一次装载的字节不同有所不同。 3） 读操作 ： 始 结束 郑大西亚 斯国际学院 13 读操作有三种基本操作：当前地址读、随机读和顺序读。图 4 给出的是顺序读的时序图。应当注意的是：最后一个读操作的第 9 个时钟周期不是“不关心”。为了结束读操作，主机必须在第 9 个 周期时发出停止条件或者在第 9 个时钟 周期内保持 高电平、然后发出停止条件。 在 线的应用中应注意的事项总结为以下几点 : a） 严格按照时序图的要求进行操作， b） 若与口线上带内部上拉电阻的单片机接口连接，可以不外加上拉电阻。 c） 程序中为配合相应的传输速率，在对口线操作的指令后可用 令加一定的延时。 d） 为了减少意外的干扰信号将 的数据改写可用外部写保护引脚（如果有），或者在 部没有用的空间写入标志字，每次上电时或复位时做一次检测，判断 否被意外改写。 添加： 线： 在现代电子系统中，有为数众多的 要进行相互之间以及与外界的通信。为了提供硬件的效率和简化电路的设计， 发了一种用于内部 制的简单的双向两线串行总线 C 总线 )。 线支持任何一种 造工艺，并且 其他厂商提供了种类非常丰富的 容芯片。作为一个专利的控制总线， 经成为世界性的工业标准。 每个 件都有一个唯一的地址，而且可以是单接收的器件（例如： 动器）或者可以接收也可以发送的器件（例如：存储器）。 发送器或接收器可以在主模式或从模式下操作，这取决于芯片是否必须启动数据的传输还是仅仅被寻址。 一个多主总线，即它可以由多个连接的器件控制。 早期的 线数据传输速率最高为 100s，采用 7 位寻址。但是由于数据传输速率和应用功能的迅速增加， 线也增强为快速模式（ 400s）和 10 位寻址以满足更高速度和更大寻址空间的需求。 线始终和先进技术保持同步，但仍然保持其向下兼容性。并且最近还增加了高速模式，s。它使得 线能够支持现有以 及将来的高速串行传输应用，例如 储器。 郑大西亚斯国际学院 14 3 系统硬件构成 计原理 本设计主要由单片机、矩阵键盘、液晶显示器和密码存储等部分组成。其中矩阵键盘用于输入数字密码和进行各种功能的实现。由用户通过连接单片机的矩阵键盘输入密码，后经过单片机对用户输入的密码与自己保存的密码进行对比，从而判断密码是否正确，然后控制引脚的高低电平传到开锁电路或者报警电路控制开锁还是报警。 本系统共有两部分构成，即硬件部分与软件部分。其中硬件部分由电源输入部分、键盘输入部分、复位部分、晶振部分、显示部分、报警部分 组成，软件部分对应的由主程序、初始化程序、 示程序、键盘扫描程序、启动程序、关闭程序、键功能程序、密码设置程序、 写程序和延时程序等组成。其原理框图如图 4示。 图 4子密码锁原理框图 路总图构成 在确定了选用什么型号的单片机后，就要确定在外围电路，其外围电路包括电源输入部分、键盘输入部分、复位部分、晶振部分、显示部分、报警部分组成，根据实际情况键盘输入部分选择 4*4 矩阵键盘，显示部分选择字符型液晶显示7原理图如图 4示： 盘输入 复位电路 晶振电路 电源输入 显示电路 报警电路 开锁电路 郑大西亚斯国际学院 15 图 4路总图 源输入部分 密码锁主要控制部分电源需要用 5V 直流电源供电， 由一个 10 键盘输入部分 由于本设计所用到的按键数量较多而不适合用独立按键式键盘。采用的是矩阵式按键键盘，它由行线和列线组成，也称 行列式键盘 ，按键位于行列的交叉点上，密码锁的密码由键盘输入完成，与独立式按键键盘相比，要节省很多 I/O 口。本设计中使用的这个 4*4 键 盘不但能完成密码的输入还能作特别功能键使用，比如清空显示功能等 。键盘的每个按键功能在程序设计中设置 ，按键与 2 口相连。其大体功能（看键盘按键上的标记）及与单片机引脚接法如图 4 郑大西亚斯国际学院 16 图 4盘输入原理图 复位部分 单片机复位是使 系统中的其他功能部件都处在一个确定的初始状态，并从这个状态开始工作，例如复位后 0000H，使单片机从第 个单元取指令。无论是在单片机刚开始接上电源时，还是断电后或者发生故障后都要复位。在复位期间（即 高电平期间）， 为高组态， 输出高电平；外部程序存储器读选通信号 效。地址锁存信号 为高电平。根据实际情况选择如图 4示的复位电路。该电路在最简单的复位电路下增加了手动复位按键，在接通电源瞬间，电容 的电压很小，复位下拉电阻上的电压接近电源电压，即 高电平，在电容充电的过程中 电压逐渐下降，当 的电压小于某一数值后， 离复位状态，由于电容 够大，可以保证 电平有效时间大于 24 个振荡周期， 够可靠复位。增加手动复位按键是为了避免死机时无法可靠复位。当复位按键按下后电容 过 电。当电容 电结束后， 的电位由 压比决定。由于 ,则 C+3+0； AA，则 C+3+1） a,#B, ;无条件绝对转移（ ， ;指定状态为 0转移 (若 ，则 +0，则 ) Q ; * ;从 24数据送 06个字节中 0;24伪写入操作 00H ;目标地址 6 ;字节数 ;写数据 郑大西亚斯国际学院 28 * 12; 40h ; 8位立即数送寄存器 10h ; 8位立即数送 ;寄存器加 1 r7,;寄存器减 1条件转移（ 7=0,;0， + ;密码键值存放区清零完毕 03h ; ;液晶软复位 01h; 3006h; ;液晶初始化完毕 10; 11h; 30 ;定时器 ;系统初始化完毕 ;累加器 用寄存器 A） 郑大西亚斯国际学院 29 ;程序状态字入栈 30r4, ;10;