数字钟的设计与制作的设计书

1 数字钟的设计与制作的设计书 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟 且由于数字钟包括组合逻辑电路和时叙电路 序电路的原理与使用方法。 二、设计要求 1、设计指标 （ 1）计时结果“时”、“分”、“秒”用数码管实时显示。 （ 2）具有校表功能，可以分别对“时”及“分”进行单独校对，使其与标准时间相同； （ 3）计时以 24 小时为一个周期； （ 4）为了保证计时的稳定与准确，标准时间基准信号须由晶体振荡器提供。 （ 5）画出系统框图和逻辑电路原理图及接线图，并在面包板上进行组装、调试。最后写出 设计、实训总结报告。 2、设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 3、制作要求： 自行装配和 调试，并能发现问题和解决问题。 4、编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理总框图 数字钟实际上是一个对标准频率（ 1行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 2 四、单元电路 1、秒信号发生器 秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器 产生的脉冲经过整形、分频获得 1秒脉冲。常用的典型电路如下图所示 14 位二进制计数器。它内部有 14 级二分频器，有两个反相器。11 脚）、 (10 脚 )分别为时钟输入、输出端，即内部反向器、 输入、输出端。图中 R 为反馈电阻 (10100，目的是为 相器提供偏置，使其工作在放大状态。 频率微调电容，取 5/ 302 是温度特性校正用电容，一般取 2030 部反相器 整形作用且提高带负载能力。石英晶体采用 32768晶振，若要得到 1脉冲， 则需经过 15 级二分频器完成。由于 能实现 14 级分频，故必须外加一级分频器，可采用 译码驱动 晶振振荡器 电路 分频器 电路 晶振振荡器 电路 32768示数码管 校准电路 校准电路 秒个位计数 秒十位计数 分个位计数 分十位计数 时个位计数 时十位计数 译码驱动 译码驱动 译码驱动 译码驱动 译码驱动 3 秒、分计数器为 60 进制计数器，小时计数器为 24 进制计数器。实现这两种摸数的计数器采用中规模集成计数器 与非门 一个双 步加计数器，由两个相同的同步 4 级计数器组成。 引脚 功能： 引脚 符号 功能 1 9 钟输入端 7 15 除端 2 10 数允许控制端 3 4 5 6 数输出端 11 12 13 14 数输出端 8 16 源正 二、十进制（ 8421 编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端 用时钟脉冲的上升沿或下降沿触发。由表可知，若用 号下降沿触发，触发信号由 输入， 置“ 0”；若用 K 信号上升沿触发，触发信号由 K 端输入， 置“ 1”。 是清零端， 置“ 1”时，计 数器各端输出端 为“ 0”，只有 置“ 0”时，开始计数。 有四个与非门组成的器件，器件的运用就是同为同为高电平时输出高电平，其内部结构如下图所示 4 2、 60 进制计数器 由 成的 60 进制计数器如下图所示，首先将 个计数器设置成十进制加法计数器作为个位计数，在从高为引出进位线 第二个进位线的 能端，再用 另一个计数器组成十进制计数，从 出两条线与 行两次与非，之后连接到清零位就可以了，同时作为分的进位端，就组成了六进制的计数器，同时与又是个位进位来的数，这样就组成了60 进制，可作为秒、分计数器。 3、 24 进制计数器 同理 当个位计数状态为“ 010”，十位计数器状态为“ 010”时，要求计数器归零。通过把个位 位 与后的信号送到个位、十位计数器的置数端 R，使计数器复零，从而构成 24 进制计数器，如下图所示。 5 4、译码显示电路 译码电路的功能是将“”秒、“分”、“时”计数器的输出代码进行翻译，变成响应的数字。用于驱动 段数码管的译码器常用的有 一个用于驱动共阴极 数码管）显示器的 七段码译码器，特点：具有 换、消隐和锁存控制、七段译码及驱动功能的 路能提供较大的拉电流。可直接驱动 示器。 有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动引脚图如 下 所示。 各引脚的名称：其中 7、 1、 2、 6 分别表示 A、 B、 C、 D； 5、 4、 3 分别表示 13、 12、 11、 10、 9、 15、 14 分别表示 a、 b、 c、 d、 e、 f、 g。左边的引脚表示输入，右边表示输出，还有两个引脚 8、 16 分别表示的是 由 段共阳极显示数码管组成的 一位数码显示电路如图 5 6 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段 译码器的输入端，便可进行不同数字的显示。在译码器输出与数码管之间串联 R 为限流电阻。 5、校时电路 数字钟启动后，每当数字钟显示与实际时间不同时，需要根据标准时间进行校对时，简单有效的校对电路如下图所示。 7 60 进制计数器60 进制计数器进制计数器校“秒”时，采用等待校时。当进行校时时将琴键开关 下，此时门电路 封锁，秒信号进入不到“秒计时器”中，此时暂停秒计时。当数字钟显示值与标准时间秒数值 相同时，立即 字钟秒显示与标准时间秒计时同步运行，完成秒校时。 校“分”、“秒”的原理比较简单，采用加速校时。例如分校时使用 4 三与非门，当进行分校时时 ,按下琴键 开关 于 出高电平，秒脉冲信号直接通过 电路被送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时间相符，松开 可。当松开 ，门电路 锁秒脉冲，输出高电平，门电路 受来自秒计数器的输出进位信号，使分计数器正常工作。同理，“时”校时电路“分”校时电路工作原理完全相同。 五、元 件明细表 符号 名称 类别 数目 4 分频器 / 1 馈电阻 101 8 体震荡器 10 脚 32768 调电容 30 发器 双 D 型 1 数器 / 3 阻 100 6 段数码管 / 6 码管驱动 / 6 六、调试要点 用示波器观察 输出应为一标准秒信号波形。 、秒 将秒信号分别引入到时、分、秒计数器单元电路中，观察电路的 工作情况。 将秒信号分别引入到校时电路中，分别 查分计数器及时计数器的工作情况。 将整点报时电路连好，检查数字钟在整点前及整点时的工作情况。 七、课程设计总结 “数字电子技术基础课程设计 ”是通过实践对课本知识的应用，是提高实际动脑能力的有效方法，在设计过程中能够进一步认识常用数字电子元件的类型和特性，并且掌握了如何选用元件。在设计与调试中通过查阅资料可以培养我们用课本知识与实践想结合的能力，提高独立分析和解决实际文理的能力。但是自己水平毕竟有限， 在本次设计中还是存在很多不可避免的问题。不过，总体来说，通过此次实验，加深了我对所学知识的认识，可以学到书本上没有的东西，更复习 9 了这学期数字电子技术所学的知识，从中又不断发现了新的知识和心得，让我真正体验到了科学的