201408030305_耿宁遥_电路实验报告5

HUNAN UNIVERSITY 实验名称：计 数 器 寄 存 器 实 验 实验者： 耿宁遥 班级： 通 信 1403班 学号： 201408030305 实验日期： 2016年 4月 20日 一、实验目的 1 常用时序逻辑电路的分析及测试方法。 2. 用JK、D 触发器构成计数器、寄存器的工作原理及其逻辑功能测试。 3. MSI集成 计数器（74LS192 ）、寄存器（ 74LS194）的测试与使用方法。 二、实验概要 数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。 组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输 入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。 3 实测与非门电路的低电平扇出系数 N OL 时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与 电路的原来状态有关，也就是时序逻辑电路具有记忆功能。 触发器是时序逻辑电路的基本单元。 三、实验原理 1. RS 触发器 这种触发器有两个稳定状态： (1) Q=0，Q非=1 ，称 为复位状态(0 态); (2) Q=1，Q非=0 ，称 为置位状态(1 态); 两个输入端 和 平时固定接高电位，处于 1 态，当加负脉冲后，由 1 态变为 0 态。 基本 RS 触发器的逻辑式： 2.可控 RS 触发器 与基本 RS 触发器不同的是增加了由非门 G3 和 G4 组成的导引电路，R 和 S 是置 0 和置 1 信号 输入端，还有时钟脉冲 CP 输入端。时钟脉冲 CP 是一种控制命令，通过导引电路实现对输入端 R 和 S 的控制，即当 CP = 0 时，不论 R 和 S 端的电平如何变化，G3 门和 G4门的输出均为 1，基本触发器保持原状态不变。 3. JK 触发器 J、K之间的特性方程表示为： 4. D 触发器 5.计数器 数字电路中使用最多的时序电路就是计数器。计数器不仅能用于记录时钟脉 冲的个数，还可用于分频、定时、 产生节拍脉冲和脉冲序列等，并且利用计数 器可以实现其他一些时序电路。对计数器通常按照以下三个标准进行分类。 （1）按计数进制分，可分为二进制计数器（模为2n的计数器，n为正整数）、十进 制计数器和其他任意进制计数器。 （2）按递增趋势分，在计数周期中状态编码顺序是递增的，称为加计数器；是 递减的，称为减计数器；既有递增也有递减的，称为可逆计数器；若编码顺序 不为自然态顺序，则为特别计数器。 （3）按时钟控制方式分，可分为同步计数器和异步计数器。 同步计数器的分析 同步计数器的特点是，构成计数器的所有触发器的时钟都与同一个时钟脉冲 源连在一起，每个触发器的状态变化都与时钟脉冲同步。 同步计数器的一般分析步骤如下： （1）根据已知计数器的逻辑电路图，写出各触发器的激励方程； （2）由激励方程和触发器特性方程，写出各触发器的状态方程（即次态Qn+1表 达式）； （3）作出触发器的状态转移表（简称状态表）和状态图； （4）总结电路的逻辑功能。 6. 寄存器 寄存器能够完成暂时存放数据的逻辑部件称为寄存器。一个触发器就是 一个能存放1位二进制数码的寄存器。存放n位二进制数码就需要n个触发器， 从而构成n位寄存器。 寄存器是由触发器和门电路组成的，具有接收数据、存放数据和输出数 据的功能。寄存器按逻辑功能分为数码寄存器（也称基本寄存器）和移位寄存 器，还可以按照位数以及输入、输出方式等分成若干类。 移位寄存器既可存放数码，又可使数码在寄存器中逐位左移或右移。按照在 移位脉冲CP操作下移位情况的不同，移位寄存器又可分为单向移位寄存器和 双向移位寄存器。 四、实验内容 1. 异步二进制加法计数器 (1) 将两片双 JK 触发器 74LS112 集成 电路芯片插入实验箱，按图 5-2 所示的三位二进制加法计数器接线。三个触发器的输出端 Q1、Q2、Q3 分别接电平显示，J 、K 端悬空，置位端 D S和复位端D R接逻辑电平开关，CP 端接手动单脉冲源，Vcc 和 GND 端分别接+5V 电源的正、负极。 (2) 线 路检查 无误后，接通电源。 D S 端置于 电平开关的“1”态， D R 端先清零（接低电平），然后 回到“1”态。 (3) 由 CP 端输入单脉冲，按表 5-1 中的要求 观察并记录 Q 1 Q 3 端的状态，写出对应的十进制数。 由二进制加法计数器的状态表可见：每来一个时钟脉冲，最低位触发器翻转一 次；写出驱动表达式。 由于计数脉冲不是同时加到各触发器，它们状态的变换有先有后，因而是异步 计数器。 2. 同步五进制加法计数器 五进制计数器有五个状态表,由三个主从型 JK 触发器组成，由五进制加法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式;利用两片74LS112双J- K触 发器和一片74LS00“与非”门在实验箱上构成 图所示的五进制加法计数器电路 。 3. 移位寄存器 利用一片双D触发器74LS175（上升沿）构成移位寄存器电路。三个触发器的 输出端Q1、 Q2、Q3分别接电平显示，第一级 触发器的输入端D1以及置位端 和复位端 接逻辑电平开关，CP 端接手 动单脉冲源，Vcc 和GND 端分别接+5V 电源的正、 负极 。 接好线路并接通电源，先清零，然后在每一个手动CP单脉冲作用下，由 D端 分别输入高低电平“ 100”，注意此 时为上升沿触发 。观察各触发器的输出状态，并 记入中。 把D1端与Q3端连在一起，将Q1Q3置为“001” 。由CP端输入连续脉冲，观察 Q1Q3的状态变化情况，解释看到的现象。 4.引脚 五、实验数据与分析 1. 异位二进制加法计数器 (1)按照 电路 图连接电路，首先检查清零与置位。 当清零端为低电位时，有效，三个指示灯全部显示为0； 当置位端为高电平时，有效，三个指示灯全部显示为1。 (2) 由 CP 端输入单脉冲，时clk时钟逐个输入，记录 Q 1 Q 3 端的状态，写出 对应的十进制数 输出（二进制码） CP Q3 Q2 Q1 十进制数 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6 1 1 0 6 7 1 1 1 7 8 0 0 0 0 波形如图所示： 由实验数据也可验证： 每当时钟下降沿，Q0发生翻转，由1变为0，由0变为1； 每当Q0由1变为0时，也就是下降沿， Q1发生翻转，由1变为0，由0变为1； 每当Q1由1变为0时，也就是下降沿， Q2发生翻转，由1变为0，由0变为1； 2. 同步五进制加法计数器 接好线路并接通电源，先清零，然后按要求观察并记录 Q 1 Q 3 端的状态，并写出对应的十进制数。 时钟周期同时作用于cp上，不存在先后控制， 输出由JK控制。 输出（二进制码） CP Q3 Q2 Q1 十进制数 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 3. 移位寄存器 （1）利用一片双D触发器74LS175（上升沿）构成移位寄存器电路。三个触发器 的输出端Q1、 Q2、Q3分别接电平显示，第一 级触发器的输入端D1以及置位端 和复位端 接逻辑电平开关，CP 端接手 动单脉冲源，Vcc 和GND 端分别接+5V 电源的正、 负极 。 置位端与复位端逻辑均正确。 （2）接好线路并接通电源，先清零，然后在每一个手动CP单脉冲作用下，由 D 端分别输入高低电平“ 100”。 数据为:输入1时， Q1红灯，为 1，Q2，Q3为0；之后输入为0时， Q2为1，Q1 、Q3为0，最后 继续输入0 ，Q3显 示为 1，Q1、Q3为0。 寄存器中的数码 CP Q3 Q2 Q1 移位过程 0 0 0 0 清零 1 0 0 1 输入为1 2 0 1 0 1左移，输入为0 3 1 0 0 1左移，输入为0 (3) 把 D 1 端与 Q 3 端连在一起，将 Q 1 Q 3 置为“001”。由 CP 端输入连续脉冲，观察 Q 1 Q 3 的状态，变化情况，解 释看到的现象 Q1- Q3，轮 流出 现001，在连续脉冲下，寄存器中的 值 循环连续出现，就出现了不停翻 转的请况。 六、实验感想 1.我学会 JK、D 触发器构成计数器、寄存器的工作原理及其逻辑功能测试。