东北大学秦皇岛分校_组成原理课设

东北大学秦皇岛分校 计算机与通信工程学院 计算机组成原理课程设计 指令系统及数据总线设计 专业名称 计 算 机 科 学 与 技 术 班级学号 学生姓名 指导教师 设计时间 .1.5-.1.8 东北大学秦皇岛分校 课程设计任务书 专业：计算机科学与技术 学号： 学生姓名： 设计题目：指令系统及数据总线设计 一、 设计实验条件 综合楼试验室 808 硬件：PC 机 软件：Xilinx ISE ModelSim 编程语言：VHDL 二、设计任务及要求 1. 10 号指令； 2. 27 号指令； 3. 35 号指令； 4. 37 号指令； 5. 数据总线 DBUS； 6. 6. 74LS138 译码器。 三、设计报告的内容 1.设计题目与设计任务 题目：指令系统及数据总线设计 1、16 位模型机设计指令系统及计数器设计 表 1.指令系统设计 指令编号 指令助记符 机器码 1 机器码 2 指令功能 10 ADDC A, R? 001001 将间址存储器的值加入累加器 A 中,带进位 27 OR A, MM 011010 MM 累加器 A“或”存储器MM 地址的值 35 MOV MM, A 100010 MM 将 A 中的值送入存储器 MM 地址中 37 READ MM 100100 MM 从外部地址 MM 中读入数据，存入寄存器 A 中 2、模型机硬件设计： 数据总线 DBUS 3、逻辑电路设计： 74LS138 译码器 2.前言 1.融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原 理及相互联系的认识； 2.学习运用 VHDL 进行 FPGA/CPLD 设计的基本步骤和方法，熟悉 EDA 的设计、模拟调试工具的使用， 体会 FPGA/CPLD 技术相对于传统开发技术的优点； 3.培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 3.设计主体 【模型机设计】 1. 指令系统设计： 第 10 号指令： 助记符：ADDC A, R? 格式：操作码和地址码 操作码：ADDC 地址码：A, R? 功能：将间址存储器的值加入累加器 A 中,带进位 寻址方式：直接寻址 第 27 号指令： 助记符：OR A, MM 格式：操作码和地址码 操作码：OR 地址码：A,MM 功能：累加器 A“或”存储器 MM 地址的值 寻址方式：直接寻址 第 35 号指令： 助记符：MOV MM, A 格式：操作码和地址码 操作码：MOV 地址码：MM,A 功能：将 A 中的值送入存储器 MM 地址中 寻址方式：直接寻址 第 37 号指令： 助记符：READ MM 格式：操作码和地址码 操作码：READ 地址码：MM 功能：从外部地址 MM 读入数据，存入累加器 A 中 寻址方式：直接寻址 【系统设计】 1. 模型机逻辑框图 图 1 整机逻辑框图 图 2 芯片引脚逻辑框图 图 3 CPU 逻辑框图 【设计指令系统】 1、 指令系统设计 表 2 第 10 条指令：ADDC A，R？ 指令类型：算术运算符 寻址方式：寄存器直接寻址 第 27 条指令：OR A, MM 指令类型：逻辑运算指令 寻址方式：存储器直接寻址 第 35 条指令：MOV MM, A 指令类型：数据传送指令 寻址方式：存储器直接寻址 第 42 条指令：READ MM 指令类型：读指令 寻址方式：存储器直接寻址 2、微操作控制信号 1、XRD ： 外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 2、EMWR： 程序存储器 EM 写信号。 3、EMRD： 程序存储器 EM 读信号。 4、PCOE： 将程序计数器 PC 的值送到地址总线 ABUS 上(MAR)。 5、EMEN： 将程序存储器 EM 与数据总线 DBUS 接通，由 EMWR 和 EMRD 决定是将 DBUS 数据写到 EM 中， 还是从 EM 读出数据送到 DBUS。 6、IREN： 将程序存储器 EM 读出的数据打入指令寄存器 IR。 7、EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。 8、ELP： PC 打入允许，与指令寄存器 IR3、IR2 位结合，控制程序跳转。 9、FSTC：进位置 1，CY=1 10、 FCLC：进位置 0，CY=0 11、MAREN：将地址总线 ABUS 上的地址打入地址寄存器 MAR。 12、MAROE：将地址寄存器 MAR 的值送到地址总线 ABUS 上。 13、OUTEN：将数据总线 DBUS 上数据送到输出端口寄存器 OUT 里。 14、STEN： 将数据总线 DBUS 上数据存入堆栈寄存器 ST 中。 15、 RRD： 读寄存器组 R0-R3，寄存器 R?的选择由指令的最低两位决定。 16、 RWR： 写寄存器组 R0-R3，寄存器 R?的选择由指令的最低两位决定。 17、 CN： 决定运算器是否带进位移位，CN=1 带进位，CN=0 不带进位。 18、 FEN： 将标志位存入 ALU 内部的标志寄存器。 19、 WEN： 将数据总线 DBUS 的值打入工作寄存器 W 中。 20、 AEN： 将数据总线 DBUS 的值打入累加器 A 中。 21-23: X2 X0 ： X2、X1、X0 三位组合来译码选择将数据送到 DBUS 上的寄存器。 24-26: S2 S0 ： S2、S1、S0 三位组合决定 ALU 做何种运算。 3、指令执行流程 表 3 编 号 助记符 功能 机器 码 周期 总数 CT 节拍 数 微操作 控制信 号 涉及 的硬 件 T2 PCMAR PCOE MAREN T1 EMW EMEN EMRD WEN 1 _FATCH_ 取指令 000000XX 010 T0 WIRPC + 1 IREN PC, MAR , EM, W , IR T5 R?DBUSMAR RRD,MA REN,X= 111 T4 EMWALUAALU FSTC,E MWR,WE N,AEN, S0,S1, S2 10 ADDC A，R？ 将间址 存储器 的值加 入累加 器 A 中, 带进位 0010 01 101 T3 ALUA X=100 W R? DBUS A ALU ,MAR ,EMW T5 PCAR PCOE MAREN T4 EMWPC+1PC EMEN EMRD WEN27 OR A,MM 累加器 A“或” 存储器 MM 地 址的值 0110 10XX 101 T3 AALU WALU S0,S1, S2 PC MAR EM W A ALU F T5 AALUSR AEN FEN T4 SRDBUS X=100 ALU SR DBUS W A EM35 MOV MM, A 将 A 中 的值送 入存储 器 MM 地 址中 1000 10XX 101 T3 DBUSEM EMWR EMEN EM DBUS T5 PCAR PCOE MAREN AR PC T4 PC+1PC EMDBUS EMRD PC AR EM DBUS 37 READ MM 从外部 地址 MM 中读入 数据寄 存器 A 中 100 100 XX 101 T3 DBUSA AEN DBUS A 以流程图表示如下： T2 PCOE, MARIEN T1 EMEN; EMR,WEN To IREN Add mov or read 译码或测试 R? DUBSMAR DBUS MAREMWALU AALU AALU DBUS AALUSR PCAR AALU PC+1PC EMDBUS SRDBUS MARADUS EM DBUSEM 开始 PCAR EMW WIR PC+1PC DBSA （二） 硬件测试（三态双向数据总线 DBUS） （1）模型机实现 1.逻辑电路设计 图 4 三态双向数据总线 DBUS 2.VDHLM 描述如下 l;LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY tri_bibus IS PORT( EN : IN STD_LOGIC; DIR : IN STD_LOGIC; A,B : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END tri_bibus; ARCHITECTURE tri_bibus_arch OF tri_bibus IS SIGNAL aout,bout :STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS (A,EN,DIR) BEGIN IF(EN=0)AND(DIR=1) THEN bout Y1 Y1 Y1 Y1 Y1 Y2 Y2 Y2 Y2 Y2 yyyyyyyyy=“00000000“; end case; else y=“00000000“; end if; end process; end Behavioral; 仿真测试 仿真过程如下： 在 sources 窗口处右击，加入新的源文件 创建波形仿真激励文件.tbw：选 Test Bench Waveform，并输入文件名 test_74ls 初始化时钟周期及相关参数finash 右侧会出现 .tbw 文件窗口，设置输入引脚的值，存盘 左侧 sources 窗口选择“behavioral simulation”,下面 processes 窗口会自动 出现 “Modelsim Simulator“ 双击其中的“Simulate behavioral model”会自动调用“Modelsim ”进行仿真，观察波形窗口，观 察是否正确 图 7 74LS138 译码器三输入三态门时序图 4.逻辑电路图 图 8 RTL 级逻辑电路 图 9 RTL 级逻辑电路局部 四、结束语 这次课程设计是在已学计算机组成原理基础上进行的一次大型实验，也是对该课程所学理论知识的深 化和提高。因此，要求我们学生能综合应用 LIBRARY ieee; 所学知识，设计与制造出具有较复杂功能的应用系统，并且在实验的基本技能方面上进行一次全面的 训练。 但是在此过程中也遇到了很多困难，比如在设计开始的阶段对于 XILINX ISE 和 Modelsim SE 这两个 软件就不会用，通过和同学交流我大概了解了软件的用法，在进行 ALU 仿真时，总是运行不了，经过仔细 分析，才发现可能是我的 Modelsim SE 版本的问题。 在本次设计中，遇到了很多问题，开始有些迷茫，在老师的分析以及同学的帮助下，相关资料的查阅， 先了解了整个设计的总体设计思路，然后查了很多关于输出寄存器以及计数器的资料，从它的根本设计原 理出发，比如计数器的过程为减的过程等等。 经过努力调试修改把这个设计大部分完成，虽然里面还存在很多问题，但感觉自己在计算机组成原理 的知识海洋里懂的是那么的少，还需要多学点。 总之，这次的课程设计不仅让我有动手实践的机会，也让我对之前的知识进行加深学习，使我对完成 一个项目有个比较具体的认识，对以后完成这方面的事情打下基础。再次感谢老师同学的帮忙！ 五、参考资料 1 美克莱茨 著，李慧军