电子钟课程设 计心得(精选多篇)

-精选财经经济类资料- -最新财经经济资料-感谢阅读- 1 电子钟课程设计心得(精选多篇) 这次电子技术课程设计，我很用心 的去完成，当总原理图绘好的那一刻， 心里有说不出的满足感。从这次课程设 计中，我真正学到了很多有用的知识。 拿到课题后，我首先将数字电 子技术中有关本次设计的内容复习了 一遍，比如七段译码显示器、计数器、 振荡器等等。然后根据设计要求，我去 图书馆查阅了相关的资料，对整体框架 做了一个初步的了解。做完准备工作后 就正式开始设计与绘图。先要将没每一 功能模块设计出来，再整体排版、连接。 这次设计让我熟练掌握了课本上 的一些理论知识，时计数器我选用的是 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 2 74ls290，我觉得用它来做时计数器比较 合适，教材上关于 74ls290 的内容比较 详细，因而设计起来也很顺手。我使用 振荡器是由 555 定时器与 rc 组成，因为 学过 555 定时器的应用，所以理解起来 会容易一些。这次课程设计加强了我收 集资料和充分利用资料的能力，原本想 用 74ls290 或是 74161 做分秒计数器， 结果发现画出来太复杂，连线太多。通 过在图书馆查到的资料，在了解了中规 模计数器 74ls90 的功能后，我认为选用 它做分、秒计数器设计出来比较简单。 还有校时电路的设计，我查到了关于这 方面内容的详细资料，通过对资料的理 解和分析，弄动其工作原理后，我设计 出所须的电路。 在这次课程设计中，另我最有成 就感的是整点报时电路的设计。刚开始 还真不知道怎么下手，找了一些资料但 看不大懂，而且不知道怎样将报时电路 与总原理图连接。我和我们组的同学一 起讨论分析，仔细研究资料，终于把整 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 3 点报时电路高清楚了。回过头来一想， 其实设计这些电路也并不是很困难，而 且还十分有意思。唯一遗憾的是没有将 总原理图用 protel 话出来，因为时间关 系只画了几个局部图。 课程设计是一个学习新知识、巩 固加深所学课本理论知识的过程，它培 养了我们综合运用知识的能力，独立思 考和解决问题的能力。它不仅加深了我 对电子技术课程的理解，还让我感受到 了设计电路的乐趣。在这次设计中，我 一点也不怕麻烦，反复设计、绘图与修 改，就是希望能把这次课程设计做好。 因此对我来说，这次课程设计是非常有 意义的。 电子钟课程设计心得： 数字钟是一种用数字电路技术实 现时、分、秒计时的装置，与机械式时 钟相比具有更高的准确性和直观性，且 无机械装置，具有更更长的使用寿命， 因此得到了广泛的使用。 数字钟从原理上讲是一种典型的 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 4 数字电路，其中包括了组合逻辑电路和 时序电路。 因此，我们此次设计与制做数字 钟就是为了了解数字钟的原理，从而学 会制作数字钟.而且通过数字钟的制作进 一步的了解各种在制作中用到的中小规 模集成电路的作用及实用方法.且由于数 字钟包括组合逻辑电路和时叙电路.通过 它可以进一步学习与掌握各种组合逻辑 电路与时序电路的原理与使用方法. 二、设计要求 设计指标 时间以 12 小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时 及分进行单独校时，使其校正到标准时 间； 计时过程具有报时功能，当时 间到达整点前 10 秒进行蜂鸣报时； 为了保证计时的稳定及准确须 由晶体振荡器提供表针时间基准信号。 设计要求 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 5 画出电路原理图； 元器件及参数选择； 电路仿真与调试； pcb 文件生成与打印输出。 制作要求自行装配和调试，并能 发现问题和解决问题。 编写设计报告写出设计与制作的 全过程，附上有关资料和图纸，有心得 体会。 三、原理框图 1数字钟的构成 数字钟实际上是一个对标准频率 进行计数的计数电路。由于计数的起始 时间不可能与标准时间一致，故需要在 电路上加一个校时电路，同时标准的 1hz 时间信号必须做到准确稳定。通常 使用石英晶体振荡器电路构成数字钟。 数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟提供一 个频率稳定准确的 32768hz 的方波信号， -精选财经经济类资料- -最新财经经济资料-感谢阅读- 6 可保证数字钟的走时准确及稳定。不管 是指针式的电子钟还是数字显示的电子 钟都使用了晶体振荡器电路。一般输出 为方波的数字式晶体振荡器电路通常有 两类，一类是用 ttl 门电路构成；另一 类是通过 cmos 非门构成的电路，本次 设计采用了后一种。如图所示，由 cmos 非门 u1 与晶体、电容和电阻构成 晶体振荡器电路，u2 实现整形功能，将 振荡器输出的近似于正弦波的波形转换 为较理想的方波。输出反馈电阻 r1 为 非门提供偏置，使电路工作于放大区域， 即非门的功能近似于一个高增益的反相 放大器。电容 c1、c2 与晶体构成一个 谐振型网络，完成对振荡频率的控制功 能，同时提供了一个 180 度相移，从而 和非门构成一个正反馈网络，实现了振 荡器的功能。由于晶体具有较高的频率 稳定性及准确性，从而保证了输出频率 的稳定和准确。 一、设计目的 数字钟是一种用数字电路技术实 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 7 现时、分、秒计时的装置，与机械式时 钟相比具有更高的准确性和直观性，且 无机械装置，具有更更长的使用寿命， 因此得到了广泛的使用。 数字钟从原理上讲是一种典型的 数字电路，其中包括了组合逻辑电路和 时序电路。 因此，我们此次设计与制做数字 钟就是为了了解数字钟的原理，从而学 会制作数字钟.而且通过数字钟的制作进 一步的了解各种在制作中用到的中小规 模集成电路的作用及实用方法.且由于数 字钟包括组合逻辑电路和时叙电路.通过 它可以进一步学习与掌握各种组合逻辑 电路与时序电路的原理与使用方法. 二、设计要求 设计指标 时间以 12 小时为一个周期； 显示时、分、秒； 具有校时功能，可以分别对时 及分进行单独校时，使其校正到标准时 间； -精选财经经济类资料- -最新财经经济资料-感谢阅读- 8 计时过程具有报时功能，当时 间到达整点前 10 秒进行蜂鸣报时； 为了保证计时的稳定及准确须 由晶体振荡器提供表针时间基准信号。 设计要求 画出电路原理图； 元器件及参数选择； 电路仿真与调试； pcb 文件生成与打印输出。 制作要求自行装配和调试，并能 发现问题和解决问题。 编写设计报告写出设计与制作的 全过程，附上有关资料和图纸，有心得 体会。 三、原理框图 1数字钟的构成 数字钟实际上是一个对标准频率 进行计数的计数电路。由于计数的起始 时间不可能与标准时间一致，故需要在 电路上加一个校时电路，同时标准的 1hz 时间信号必须做到准确稳定。通常 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 9 使用石英晶体振荡器电路构成数字钟。 数字钟组成框图 2晶体振荡器电路 晶体振荡器电路给数字钟提供一 个频率稳定准确的 32768hz 的方波信号， 可保证数字钟的走时准确及稳定。不管 是指针式的电子钟还是数字显示的电子 钟都使用了晶体振荡器电路。一般输出 为方波的数字式晶体振荡器电路通常有 两类，一类是用 ttl 门电路构成；另一 类是通过 cmos 非门构成的电路，本次 设计采用了后一种。如图所示，由 cmos 非门 u1 与晶体、电容和电阻构成 晶体振荡器电路，u2 实现整形功能，将 振荡器输出的近似于正弦波的波形转换 为较理想的方波。输出反馈电阻 r1 为 非门提供偏置，使电路工作于放大区域， 即非门的功能近似于一个高增益的反相 放大器。电容 c1、c2 与晶体构成一个 谐振型网络，完成对振荡频率的控制功 能，同时提供了一个 180 度相移，从而 和非门构成一个正反馈网络，实现了振 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 10 荡器的功能。由于晶体具有较高的频率 稳定性及准确性，从而保证了输出频率 的稳定和准确。 带有消抖电路的校正电路 6整点报时电路 电路应在整点前 10 秒钟内开始 整点报时，即当时间在 59 分 50 秒到 59 分 59 秒期间时，报时电路报时控制信 号。 当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均 保持不变，分别为 5、9 和 5，因此可将 分计数器十位的 qc 和 qa、个位的 qd 和 qa 及秒计数器十位的 qc 和 qa 相与， 从而产生报时控制信号。 报时电路可选 74hc30 来构成。 74hc30 为 8 输入与非门。 四、元器件 1四连面包板 1 块 2镊子 1 把 3剪刀 1 把 4共阴八段数码管 6 个 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 11 5网络线 2 米/人 6cd4511 集成块 6 块 7cd4060 集成块 1 块 874hc390 集成块 3 块 974hc51 集成块 1 块 1074hc00 集成块 4 块 1174hc30 集成块 1 块 1210m 电阻 5 个 13500 电阻 14 个 1430p 电容 2 个 1532.768k 时钟晶体 1 个 16蜂鸣器 10 个 1）芯片连接图 1)74hc00d2)cd4511 3)74hc390d4)74hc51d 2面包板的介绍 面包板一块总共由五部分组成， 一竖四横，面包板本身就是一种免焊电 板。 面包板的样式是： 面包板的注意事项： 1面包板旁一般附有香蕉插座， -精选财经经济类资料- -最新财经经济资料-感谢阅读- 12 用来输入电压、信号及接地。 2上图中连着的黑线表示插孔 是相通的。 3拉线时，尽量将线紧贴面包 板，把线成直角，避免交叉，也不要跨 越元件。 4面包板使用久后，有时插孔 间连接铜线会发生脱落现象，此时要将 此排插孔做记号。并不再使用。 五、各功能块电路图 数字钟从原理上讲是一种典型的 数字电路，可以由许多中小规模集成电 路组成，所以可以分成许多独立的电路。 六进制电路 由 74hc390、7400 、数码管与 4511 组成，电路如图一。 十进制电路 由 74hc390、7400 、数码管与 4511 组成，电路如图二。 六十进制电路 由两个数码管、两 4511、一个 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 13 74hc390 与一个 7400 芯片组成，电路如 图三。 双六十进制电路 由 2 个六十进制连接而成，把分 个位的输入信号与秒十位的 qc 相连， 使其产生进位，电路图如图四。 时间计数电路 由 1 个十二进制电路、2 个六十 进制电路组成，因上面已有一个双六十 电路，只要把它与十二进制电路相连即 可，详细电路见图五。 校正电路 由 74ch51d、74hc00d 与电阻组 成，校正电路有分校正和时校正两部分， 电路如图六。 晶体振荡电路 由晶体与 2 个 30pf 电容、1 个 4060、一个 10 兆的电阻组成，芯片 3 脚输出 2hz 的方波信号，电路如图七。 整点报时电路 由 74hc30d 和蜂鸣器组成，当时 间在 59:50 到 59:59 时，蜂鸣报时，电 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 14 路如图八。 六、总接线元件布局简图 整个数字钟由时间计数电路、晶 体振荡电路、校正电路、整点报时电路 组成。 其中以校正电路代替时间计数电 路中的时、分、秒之间的进位，当校时 电路处于正常输入信号时，时间计数电 路正常计时，但当分校正时，其不会产 生向时进位，而分与时的校位是分开的， 而校正电路也是一个独立的电路。 电路的信号输入由晶振电路产生， 并输入各电路。 简图如图九。 七、芯片连接总图 因仿真与实际元件上的差异，所 以在原有的简图的基础上，又按实际布 局画了这张按实际芯片布局的接线图， 如图十。 八、总结 1实验过程中遇到的问题及解 决方法 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 15 面包板测试 测试面包板各触点是否接通。 paequ 8002h pbequ 8004h pccequ 8001h org0000hljmp startorg 001bhljmp int start:mov r0,#71hmov r1,#06h clear:mov r0,#00hinc r0 dec r1 djnz r1,clearmov 6dh,#00mov 6ch,#00mov 7dh,#00acall miaomov 7eh,#00acall fenmov 7fh,#00acall xiaoshiini8255:mov dptr ,#8003hmov a,#81h movx dptr,ainit1:mov tmod ,#20hmov tl1, #06hmov th1,#06hsetb tr1setb et1setb ea loop1: lcall displaylcall ymyjzloop1mov r1,#70h lcall ddcjne a ,#0fh,loop1clrtr1 loop2:lcall dir -精选财经经济类资料- -最新财经经济资料-感谢阅读- 16 lcall ymyjzloop2;清零 ;8255 初始 化;t1 初始化 ;判断有无键按下 ;判断到 底哪个键按下;判断有无键按下 lcall dd;判断到底哪个键按下，并 写进存储单元 cjne r1,#77h,loop;最后一 位有没有输入完 setbtr1 lcall zh ljmploop1 loop:ljmploop2 int:push acc;中断子程序 push psw inc 6dh mov a,6dh jnz bj inc 6ch bj:mov a,#0a0h cjne a,6dh,return mov a,#0fh cjne a,6ch,return mov 6dh,#00h mov 6ch,#00h -精选财经经济类资料- -最新财经经济资料-感谢阅读- 17 mov a,#01h add a,7dh mov 7dh,a acall miao mov a,7dh cjne a,#60,return mov 7dh,#0 acallmiao inc7eh acall fen mov a,7eh cjne a,#60,return mov7eh,#00h acall fen inc 7fh acall xiaoshi mov a,7fh cjne a,#24,return mov 7fh,#00h acall xiaoshi return: pop psw pop acc -精选财经经济类资料- -最新财经经济资料-感谢阅读- 18 reti miao: mov a,7dh div ab mov 75h, a mov 76h,b ret fen:mov a,7eh mov b,#10 div ab mov 73h,a mov 74h,b ret xiaoshi: mov a,7fh mov b,#10 div ab mov 71h,a mov 72h,b ret zh:;输入值转换并送入相应存储 单元 mova, 75h movb,#10 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 19 mulab add a,76h mov7dh,a mova, 73h movb,#10 mulab add a,74h mov 7eh,a mova, 71h movb,#10 mulab add a,72h mov 7fh,a ret display: mova,7dh; 显示子程序 movb,#10 divab mov75h,a mov76h,b mova,7eh divab mov73h,a -精选财经经济类资料- -最新财经经济资料-感谢阅读- 20 mov74h,b mova,7fh movb,#10 divab mov71h,a mov72h,b dir:mov r0,#76h mov r2,#01h clr c dir1:mov a,r2 mov dptr,#pa movx dptr,a mov a,r0 mov dptr,#tab movc a,a+dptr mov dptr, #pb movx dptr,a acall delay dec r0 mov a,r2 rl a mov r2,a -精选财经经济类资料- -最新财经经济资料-感谢阅读- 21 cjne r0,#70h,dir1 ret tab:db3fh,06h,5bh,4fh,66h,6dh,7dh,07h,7f h,6fh,40h ymy:mov dptr,#pa;判断有无键按 下子程序 mov a,#00h movx dptr ,a inc dptr mov dptr,#pcc movx a,dptr cpl a anl a,#0fh ret dd:mov r2,#0dfh;判断到底哪个键 按下并送入相应单元子程序 mov r5,#4 mov r4,#00h lk4:mov dptr,#pa mov a,r2 movx dptr,a inc dptr -精选财经经济类资料- -最新财经经济资料-感谢阅读- 22 mov dptr,#pcc movx a,dptr jb acc.0,line1 mov a,#00h ajmp lkp line1:jb acc.1,line2 mov a,#04h ajmp lkp line2:jb acc.2,line3 mov a,#08h ajmp lkp line3:jb acc.3,next mov a,#0ch lkp:add a,r4 acall keyin push acc lk3:acall ymy jnz lk3 pop acc ret next:inc r4 mov a,r2 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 23 rr a mov r2,a djnz r5,lk4 kend:ret keyin: movdptr,#keytab movca,a+dptr movr1,a incr1 ret delay: mov r7,#02h de:mov r6,#0ffh djnz r6, $ djnz r7,de ret keytab: db 00h,0fh,0eh,0dh db 01h,02h,03h,0ch db 04h,05h,06h,0bh db 07h,08h,09h,0ah end ;本程序用到的 8255 是这样接的： pa 口接位选信号，也是列信号， ;pb 口 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 24 接七段数码管，pc 口只用到其低四位， 接行信号。 ;通过改变 8255 的初始化，接法 不固定。 ;运行时，f 键可设置时间值 课程设计任务书 课程设计名称电子技术课程设计 学生姓名专业班级设计题目数字钟 一、课程设计的任务和目的 任务：设计一台能显示“时” 、 “分”、 “秒”的数字钟，周期为 24 小时；具有 校时、正点报时功能。 目的：培养学生综合运用所学知 识的能力，综合设计能力，培养动手能 力及分析问题、解决问题的能力。 二、设计内容、技术条件和要求 1.数字钟可显示“ 时 ”、 “分”、 “秒” ， 且“时”、 “分”、 “秒” 分别用两个数码管显 示，计满 23 小时 60 分钟 60 秒，则全 部清零。 2.具有校时功能，时、分校时用 1hz 的信号进行，而秒较时用 2hz 时钟 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 25 信号进行。 3.整点能自动报时。要求报时声 响为四低一高，最后一响为整点，前四 声用 500hz 信号让喇叭发声，最后一声 用 1000hz 信号。 4.根据上述要求，画出电路总框 图，简述各部分工作原理。 5.进行各部分电路的设计，要求 有分析过程、原理图表示。 6.对原理图进行仿真。 7.在实验箱上组装、调试。 8撰写设计总结报告。 三、时间进度安排 第一周：理论设计。 周一上午布置设计任务，讲解设 计要求，安排答疑、实验时间； 周三、周四下午课程设计答疑， 其他时间学生查资料，做初步理论设计; 周五交设计初稿，由指导教师审 查； 第二周：仿真和安装调试、撰写 设计总结报告 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 26 周一、二学生进实验室做仿真实 验，并根据实验情况修正设计图; 周三至周五做插接线实验，最后 根据实验情况总结、撰写设计说明书。 四、主要参考文献 1各种版本的数字电子技术基 础教材 2. 各种版本的电子技术课程设计 指导书 3. 集成电路手册 指导教师签字：年月日 目录 一 引言?2 二 课程设计目的? ?2 三 设计所需要的器材? ?2 四 课程设计原理? ?2 五 课程设计各个部分模块的 介绍?2 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 27 1.振荡器? ?2. 2.分频器? ?3. 3.计数器? ?3. 4译码器? ?3 5. 显示器? ?4 6. 正点报时的扩展电路? ?4 六设计总结? ?4 七心得体会? ?4 八各部分电路图? ?58 九总电路图? ?.9 - 1 - 一引言 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 28 当今时代，电子技术迅猛发展， 各种各样的电子产品也相继出现，数字 电子钟也应运而生。数字电子钟能够将 时间以数字的形式直观地展现出来，让 人们更加清楚地掌握时间，因此备受人 们的青睐。数字钟是采用数字电路来实 现的，以“时 ”、 “分”、 “秒” 的形式直观地 显示时间。它已成为人们日常生活必不 可少的一部分，广泛地应用在各家各户 以及车站等公共场所，数字钟的广泛应 用，有着非常现实的意义，由于数字集 成电路的发展,使得数字电子钟的精度, 远远超过老式钟表, 而且具有较好报时 功能。本设计采用各种集成电路，进行 了一个具有正点报时功能的数字电子钟 的设计。由于本人能力有限，设计中如 有不足之处，还请老师批评指正。 二课程设计目的 1.独立完成一个数字电子钟的设 计； 2.了解和掌握用数字集成电路来 设计数字钟的基本原理和方法； -精选财经经济类资料- -最新财经经济资料-感谢阅读- 29 3.掌握 n 进制计数器的设计与并 了解一些常用的电子芯片的功能； 4.进一步巩固所学到的理论知识， 并应用所学知识分析和解决实际问题； 三设计所需要的器材 1.555 定时器一个 2.电阻：2k、10k、5.1k、0.3k 各 一个；1k 电阻 42 个 3.电容：0.1f、0.01f 各一个 4.芯片：74ls90、74ls161cd4518 一个、cd4511 5.共阴极七段显示器 6.喇叭 1 个 四课程设计原理 数字钟是由振荡器、分频器、计 数器、译码器、显示器以及具有正点报 时功能的扩展电路所构成的。 欲设计一个数字电子钟，首先应 该有一个脉冲源，即为振荡器；但是一 般脉冲源所产生的脉冲信号的频率较高， 所以，就需要使用分频器对其进行分频， 从而得到适合用来计时的秒脉冲信号， -精选财经经济类资料- -最新财经经济资料-感谢阅读- 30 即频率为 1hz 的秒脉冲信号；经过分频 器输出的秒脉冲信号，再进入计数器当 中进行计数，又由于在计数时，北京时 间规定 60 秒为一分钟，60 分钟为一小 时，24 小时为一天，因此就需要两个 60 进制的计数器和一个 24 进制的计数 器；计数器计数完毕后再经过译码器进 行译码；最后在显示器中将累计结果以 “时”、 “分”、 “秒 ”的形式显示出来。能够 正点报时的扩展电路完成了对整时的提 示， 使人们能够更清楚地掌握时间。 图 1 为数字钟的逻辑框图。 五课程设计各个部分模块的介 绍 1. 振荡器 振荡器的精确度和稳定性对电子 钟的质量影响最大，石英晶体振荡器具 有震 荡频率准确、频率容易调整且电 路结构较简单的优点。但一般来讲，如 果振荡器的频率和其计时精度越高，则 其耗电量越大。555 定时器是一种将模 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 31 拟功能与逻辑功能巧妙地结合在一起的 中规模集成电路，功能灵活，所以本设 计采用由集成电路定时器 555 与 rc 组成 的多谐振荡器。555 定时器由电阻分压 器、比较器、基本 rs 触发器、双极型三 极管 t 和输出缓冲器组成，其外部有八 个引脚，第 8 脚为电源端，第 1 脚为接 地端，第 3 脚为输出端，第 4 脚为直接 复位端，第 5 脚为控制电压输入端，第 6 脚为复位控制端，第 2 脚为置位控制 端，第 7 脚为放电端。图 2 为由集成电 路定时器 555 与 rc 组成的多谐振荡器的 电路图，图 3 为 555 定时器的引脚图。 r 为可调电阻，调节 r1 时可以得到相应 频率的信号输出。 2. 分频器 由于振荡器所产生的信号频率很 高，因此需要由分频器来实现对信号频 率的调整，从而得到频率为 1hz 的脉冲 信号，本设计采用 3 片中规模集成电路 计数器 74ls90 来实现，从而得到设计所 需要的秒脉冲信号，其电路图如图 4 所 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 32 示。 3. 计数器 “秒”和“分”计数器应当采用 60 进 制计数器，而“ 时” 计数器应当采用 24 进制计数器。秒脉冲信号经过六级计数 器以后，分别得到“ 秒” 的个位、十位， “分”的个位、十位， “时”的个位、十位的 计时。 60 进制计数：“ 秒 ”和“分”的计数 都需要 60 进制，本设计根据电子技 术课本中提到的知识，采用两片 74ls161 组成 256 进制计数器后再用反 馈归零法来组成 60 进制计数，其中， “秒”十位是六进制， “秒”个位是十进制其 电路图如图 5 所示。74ls161 芯片的引 脚排列图和逻辑功能示意图如图 6 所示。 图中 c 是输入计数脉冲，cr 非是清零端， ld 非是置数端，ctp 和 ctt 是计数工作状 态控制端，d0d3 是并行数据输入端， co 是进位信号输出端， q0q3 是计数 器状态输出端。 24 进制计数：“ 时 ”的计数是 24 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 33 进制计数，本设计采用 cd4518 来实现 24 进制计数，cd4518 是一个同步加法 计数器，在