基于中断的UART通信系统设计课程设计论文.doc

基于中断的uart通信系统设计西南xx大学xx学院college of xxuniversity of xx and xx设计题目：基于中断的uart通信系统设计题目类别：实训报告指导教师：xx专业班级：xx组员姓名：日 期：20年xx月xxxxx系 制基于中断的uart通信系统设计摘 要由于uart串行口的广泛应用，在传统的8位和16位的处理器以及32位的处理器中，一般都带有uart串行口。传统的基于uart的数据通讯中，采用的方式一共两种，查询式和中断式。查询方式下cpu的负担比较重，浪费处理器的能力。不能够很好的处理其他事件，中断方式可以在接收到的信息或需要发送数据时产生中断，在中断服务程序中完成。当前嵌入式技术发展迅猛，已深入到各个领域，得到了广泛的应用。嵌入式系统是学科领域知识的综合应用，集计算机、电子、通信和自动控制等多种技术于一体，其应用领域包括科学研究、工业控制、交通通信、医疗卫生、国防军事、消费娱乐等。几乎所有的电子设备里都有嵌入式系统的影子。手机、pda、掌上电脑、机顶盒、智能家电等嵌入式产品正在影响着人们的生活。本课题设的目的在于掌握简易项目的设计方法。了解嵌入式系统。目录1 系统设计21.1 系统设计目的21.2 系统设计要求21.3 uart通信21.4 uart相关寄存器21.5 接口要求31.6基本原理41.7 uart的原理方框图51.8 单元电路的设计61.8.1顶层模块的设计61.8.2波特率发生器61.8.3 uart接收器71.8.4 uart接收器的原理和状态机的设计71.8.5 uart接收器的仿真91.8.6 uart发送器102系统的具体功能和要求112.1 基本要求112.2硬件设计的相关原理图112.3软件设计平台的介绍及实现方法112.4 程序设计流程图123. 设计总结13 总结13参考文献13附录131. 系统设计1.1 系统设计目的本课题设计基于串口的uart通信系统设计，通过本实训掌握嵌入式系统简易项目的设计方法，理解uart的基本原理，了解rs232协议的基本内容，掌握uart驱动程序设计方法，掌握s3c2440处理器中断机制的原理，了解简易嵌入式系统设计流程。1.2 系统设计要求本课题所设计的系统要求实现以下功能：1、在理解基本实验代码的基础上，掌握uart接口的工作原理，基于程序查询方式的驱动设计。2、结合s3c2440处理器的中断处理程序，理解中断机制的原理及实现方法。3、编写基于中断的uart通信程序，实现宿主机使用超级终端或者dnw软件，实验箱端使用自编的程序，可以进行实时对话。1.3 uart通信 uart（universal asynchronous receiver/transmitter，通用异步接收/发送装置）用于异步通信，可以实现全双工发送和接收。它不仅可以实现不同嵌入式系统之间的通信，还可以实现与pc之间的通信。1.4 uart相关寄存器s3c2440提供了三个uart端口，它们都可以通过查询、中断和dma方式传输数据，而且每个uart都分别有一个64个字节的接收fifo和一个64个字节的发送fifo。在这里，我们只给出非fifo模式，即传输数据不利用fifo缓存，一个字节一个字节地传输。 s3c2440a的uart单元对每个串口使用10多个寄存器，3个串口共使用了30多个寄存器。 ulconn：线路控制寄存器，用于设定线路的字长度、停止位个数、奇偶校验方式、是否使用红外模式。（看的书中翻译成“线性控制寄存器”，我感觉是不正确的）uconn: 控制寄存器，用于设定操作模式（中断或轮询/dma）、环回模式、中断方式、时钟选择。 ufconn：fifo控制寄存器，用于控制fifo操作方式，如是否使用fifo以及触发级别。umconn：modem控制寄存器，用于设置是否使用afc（自动流控制）和rts。ttl2是不支持流控制的，所以没有umcon2寄存器。 utrstatn：收发状态寄存器，可从中读取收发保持寄存器的状态，即是否有数据，仅在非fifo模式下使用。 ufstatn：fifo状态寄存器，可从中读取fifo状态信息，用于fifo模式。 umstatn：modem状态寄存器，可从中读取modem状态，即cts信号状态。ttl2不支持流控制，所以没有umstat2寄存器。uerstatn：错误状态寄存器，可从中读取接收错误状态。utxhn和urxhn：收发保持（对非fifo模式）和缓冲（对fifo模式）寄存器，用于收发数据。 ubrdiv：波特率除数寄存器，用于设定串口通信波特率。1.5 接口要求在理解基本实验代码的基础上，掌握uart接口的工作原理，基于程序查询方式的驱动设计。结合s3c2440处理器的中断处理程序，理解中断机制的原理及实现方法。编写基于中断的uart通信程序，实现宿主机使用超级终端或者dnw软件，实验箱端使用自编的程序，可以进行实时对话。1.6基本原理 uart即universal asynchronous receiver transmitter通用异步收发器，是一种应用广泛的短距离串行传输接口。往往用于短距离、低速、低成本的微机与下拉机的通讯中。8250、8251、ns16450等芯片都是常见的uart器件。常见的uart连接通信图如图6.1.1所示。图1.1 uart三线连接通信示意图图中两边的txd、rxd信号是交错的。txd是uart发送端，为输出；rxd是uart接收端，为输入。在txd、rxd信号线上的电平也不是普通的ttl5v电平，而是rs232的接口电平。基本uart只需要两条信号线（rxd、txd）就可以完成数据的相互通信，接收与发送是互不干扰的，也是全双工的，这样就大大降低了传送的费用。但要求在txd、rxd指定一定的规则，以使接收、发送之间能协调一致。uart的基本概念：（1）在信号线上共有两种状态，可分别用逻辑1和逻辑0来区分。在发送器空闲时，数据线应该保持在逻辑1状态。（2）起始位（start bit）。发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接收器数据传输即将开始。（3）数据位（data bits）。起始位之后就是传送数据位。数据位一般为一个字节的数据（也有6位、7位的情况），低位（lsb）在前，高位（msb）在后。（4）校验位（parity bit）。可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。在使用中，该位常常取消。（5）停止位。停止位在最后，用以标志一个字符传送的结束，它对应于逻辑1状态。（6）位时间。即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的，停止位有0.5位、1位、1.5位格式，一般为1位。（7）帧。从起始位开始到停止位结束的时间间隔称之为一帧。（8）波特率。uart的传送速率，用于说明数据传送的快慢。在串行通信中，数据是按位进行传送的，因此传送速率用每秒钟传送数据位的数目来表示，称之为波特率。如波特率9600=9600bps（位/秒）。uart的数据帧格式为：startd0d1d2d3d4d5d6d7pstop起始位数 据 位校验位停止位uart的整个设计模块分为三个子模块和一个模块：（1）波特率发生器；（2）接收模块；（3）发送模块；（4）总模块。帧的基本时序如图6.1.2所示。图1.2 帧的基本时序1.7 uart的原理方框图异步收发器的原理框图如图6.2.1所示。图1.3 异步收发器的原理框图1.8 单元电路的设计1.8.1顶层模块的设计异步收发器的顶层模块由波特率发生器、uart接收器和uart发送器构成。uart发送器的用途是将准备输出的并行数据按照基本uart帧格式转为txd信号串行输出；uart接收器接收rxd串行信号，并将其转化为并行数据，但串并转换的时钟同发送器一样处理，收发设备间的时钟是会累计的，会导致接收数据不正确，波特率发生器就是专门产生一个远远高于波特率的本地时钟信号对输入rxd不断采样，以不断地让接收器与发送器保持同步。1.8.2波特率发生器波特率发生器实际上就是一个简单的分频器。可以根据给定的系统时钟频率（晶振时钟）和要求的波特率算出波特率分频因子。已算出的波特率分频因子作为分频器的分频数。对于波特率发生器中的系数一般在fpga实现时往往是固定的（同uart专用芯片不同，fpga具体设计的易改性，而专用芯片不易改动，所以uart专用芯片中还需要加上复杂接口以便在使用时改变波特率），但对于不同的实现，这个系数需要更改。使用vhdl的generic语句可使问题获得两全其美的解决。波特率发生器产生的分频时钟，不是波特率时钟，而是波特率时钟的16倍，目的是为了在接收事实进行精确地采样，以提出异步的串行数据。仿真波形如图7.2.1所示。图1.4 波特率发生器的仿真波形1.8.3 uart接收器图1.5 uart接收器1.8.4 uart接收器的原理和状态机的设计由于串行数据帧和接收时钟是异步的，由逻辑1转为逻辑0可以被视为一个数据帧的起始位。然而，为了避免毛刺影响，能够得到正确的起始位信号，必须要求接收到的起始位在波特率时钟采样的过程中至少有一半都是属于逻辑0才可认定接收到的是起始位。由于内部采样时钟bclk周期（波特率发生器产生）是发送或接收波特率时钟频率的16倍，所以起始位需要至少8个连续bclk周期的逻辑0被接收到，才认为起始位接收到，接着数据位和奇偶校验位将每隔16个bclk周期被采样一次（即每一个波特率时钟被采样一次）。如果起始位的确是16个bclk周期长，那么接下来的数据将在每个位的中点处被采样。图7.3.1是uart接收器的接收状态机。图1.6 uart接收器的接收状态机状态机一共有5个状态：r_start（等待起始位）、r_center（求中点）、r_wait（等待采样）、r_sample（采样）、r_stop（停止位接收）。r_start状态：当uart接收器复位后，接收状态机将处于这一个状态。在此状态，状态机一直在等待rxd的电平跳转，从逻辑1变为逻辑0，即起始位，这意味着新的一帧uart数据帧的开始，一旦起始位被确定，状态机将转入 r_center状态。图2.1中的rxd_sync信号是rxd的同步信号，因为在进行逻辑1或逻辑0判断时，不希望检测的信号是不稳定的，所以不直接检测rxd信号，而是检测经过同步后的rxd_sync信号。r_center状态：对于异步串行信号，为了使每一次都检测到正确的位信号，而且在较后的数据位检测时累计误差较小，显然在每位的中点检测是最为理想的。在本状态，就是由起始位求出每位的中点，通过对bclk的个数进行计数（rcnt16），但计数值不是想当然的“1000”，要考虑经过一个状态，也即经过了一个bclk周期，所希望得到的是在采样时1/2位。另外，可能在r_start状态检测到的起始位不是真正的起始位，可能是一个偶然出现的干扰尖脉冲（负脉冲）。这种干扰脉冲的周期是很短的，所以可以认为保持逻辑0超过1/4个位时间的信号一定是起始位。r_wait状态：当状态机处于这一状态，等待计满15个bclk，在第16个bclk是进入r_sample状态进行数据位的采样检测，同时也判断是否采集的数据位长度已达到数据帧的长度（framelen），如果到来，就说明停止位来临了。framelen在设计时是可更改的（使用了generic），在本设计中默认为8，即对应的uart工作在8位数据位、无校验位格式。r_sample状态：即数据位采样检测，完成后无条件状态机转入r_wait状态，等待下次数据位的到来。r_stop状态：无论停止位是1还是1.5位，或是2位，状态机在r_stop不具体检测rxd，只是输出帧接收完毕信号（rec_done=1），停止位后状态机转回到r_start状态，等待下一个帧的起始位。状态机的vhdl代码见附录1程序清单。1.8.5 uart接收器的仿真uart接收器的仿真波形如图1.7所示。图1.7 uart接收器的仿真波形1.8.6 uart发送器图1.8 uart发送器2 系统整体设计 2.1 整体要求 本课题所设计的系统要求：（1） 在理解基本实验代码的基础上，掌握uart接口的工作原理，基于程序查询方式的驱动设计。（2） 结合s3c2440处理器的中断处理程序，理解中断机制的原理及实现方法。（3） 编写基于中断的uart通信程序，实现宿主机使用超级终端或者dnw软件，实验箱端使用自编的程序，可以进行实时对话。2.2硬件设计图2.1接收机的流程图2.3软件设计本设计中采用可编程逻辑设计环境arm developer suite v1.2进行设计。 dnw超级终端。jtag接口。2.4 程序设计流程图 图2.2接收机的流程图3. 设计总结 总结通过用实验室的嵌入式教学实验系统进行测试，本设计能很好的完成通讯的功能，各项指标均达到了设计要求。通过本次实验，小组的各成员深刻理解了有关中断的uart通信系统设计的相关知识和内容，对嵌入式实验系统有了进一步的了解。本实验让我们每位组员认识了包括了io口，串口，定时器以及中断的方面知识，实验为我们在日后深入学习嵌入式奠定了坚实的基础。参考文献1.潘松，黄继业.eda技术实用教程m.北京：科学出版社，2002.10第一版.2. 赵俊超等.集成电路设计vhdl教程m.北京：北京希望点子出版社，2002.8.第一版.附录程序：#include 2440addr.h#define _isr_startaddress 0x33ffff00 /总函数的入口地址#define uint unsigned int#define pisr_timer1 (*(unsigned *)(_isr_startaddress+0x4c) /中断函数入口地址#define rgpbcon (*(volatile unsigned *)0x56000010) /b口控制寄存器入口地址#define rgpbdat (*(volatile unsigned *)0x56000014) / b 口的数据寄存器入口地址#define rgpbup (*(volatile unsigned *)0x56000018) / b口上拉使能入口地址#define rtcfg0 (*(volatile unsigned *)0x51000000) / 定时器配置寄存器0（预分频值）入口地址#define rtcfg1 (*(volatile unsigned *)0x51000004) /定时器配置寄存器1（分频值）入口地址#define rtcon (*(volatile unsigned *)0x51000008) /定时器控制寄存器入口地址#define rtcntb1 (*(volatile unsigned *)0x51000018) /定时器计数缓冲寄存器入口地址#define ulcon0 (*(volatile unsigned *)0x50000000) /uart线控制寄存器#define ucon0 (*(volatile unsigned *)0x50000004) /uart控制寄存器#define ufcon0 (*(volatile unsigned *)0x50000008) /fifo控制寄存器#define utrstat0 (*(volatile unsigned *)0x50000010) /uart状态寄存器#define ubrdiv0 (*(volatile unsigned *)0x50000028)/波特率#define utxh0 (*(volatile unsigned *)0x50000020)#define urxh0 (*(volatile unsigned *)0x50000024)#define gpbdat (*(volatile unsigned *)0x58000054)char buf;void _irq timer1_isr(void) rsrcpnd = rsrcpnd | (0x111); rintpnd = rintpnd | (0x111); rgpbdat &= 0xfe; /关蜂鸣器 void timer1() rgpbco