病房呼叫系统(带程序)

燕山大学 课课 程程 设设 计计 说说 明明 书书 题目：题目： 病房呼叫系统病房呼叫系统 燕山大学课程设计（论文）任务书燕山大学课程设计（论文）任务书 院（系）：电气工程学院 基层教学单位：电子实验中心 学 号学生姓名专业（班级） 设计题目病房呼叫系统 设 计 技 术 参 数 用一个数码管显示呼叫信号的号码； 没信号呼叫时显示 0，有多个信号呼叫时，显示优先级最高的呼叫号； 用 5 个拨码开关设置功能键，1 号优先级最高，1-5 号优先级依次降低； 用指示灯指示对应的病房有呼叫，同时蜂鸣器响 3 秒。 设 计 要 求 具有复位功能； 用动态数码管和双色点阵显示呼叫的病房号。 工 作 量 学会使用 Max+PlusII 软件、Verilog HDL 语言和实验箱； 独立完成电路设计，编程下载、连接电路和调试； 参加答辩并书写任务书。 工 作 计 划 1.了解 EDA 的基本知识，学习使用软件 Max+PlusII，下发任务书，开始电 路设计； 2.学习 Verilog HDL 语言，用 Verilog HDL 进行程序设计 3.学习使用实验箱，继续电路设计； 4.完成电路设计； 5.答辩并书写任务书。 参 考 资 料 数字电子技术基础.阎石主编.高等教育出版社. EDA 课程设计 A 指导书. 指导教师签字 李婷 郑兆兆 基层教学单位主任签字李鑫滨 2014 年 1 月 10 日 燕 山 大 学 课 程 设 计 说 明 书 目 录 第 1 章 摘要1 第 2 章 引言1 第 3 章 基本原理1 第 4 章 系统设计1 4.1 系统的设计要求1 4.2 系统的总体设计2 4.3 系统的设计思路2 4.4 波形仿真4 4.5 Verilog HDL 源程序 7 4.6 管脚锁定及硬件连线11 第 5 章 总结 13 参考文献 13 燕 山 大 学 课 程 设 计 说 明 书 1 第一章第一章 摘要摘要 EDA 技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑 描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为 设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的 逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完 成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统 或专用集成芯片的一门新技术。 第二章第二章 引言引言 随着科学技术的发展，越来越多的科技设备应用到生活的方方面面，其中在医疗领 域尤其多。病房呼叫系统这个设计就是应用于医院的一个简单的系统模型，其目的是为 了方便医护人员更好地照顾病人，提高工作效率。病房呼叫系统的优先编码设置可以让 相对更需要救助的病人第一时间得到救助，其蜂鸣器和数码管、点阵等设置可以直观的 提醒医护人员是否有病房呼叫及呼叫的病房号。 第三章第三章 基本原理基本原理 病房呼叫系统共有五个部分，有病房呼叫及复位部分，动态数码管显示数字部分， 双色点阵显示部分，指示灯部分以及蜂鸣器部分。根据不同的部分定义模块写程序，使 系统能够实现预期的功能。 利用 EDA 技术进行电子系统的设计，是用软件的方式设计硬件。用软件方式设计 的系统到硬件系统的转换是由有关的开发软件自动完成的，在设计过程中可以用相关的 软件进行仿真。最后将程序下载到实验箱中用硬件模拟病房呼叫系统。 第四章第四章 病房呼叫系统的设计病房呼叫系统的设计 4.1 系统的设计要求 设计一个病房呼叫系统，该系统具有： 5 个拨码开关设置功能键，分别编号 15 对应五个病房，1 号优先级最高，15 号优先 级依次降低； 一个数码管，显示呼叫信号的号码，当没信号呼叫时显示 0，有多个信号呼叫时，显 示优先级最高的呼叫号； 双色点阵，显示呼叫的病房号； 5 个指示灯，指示对应的病房有呼叫； 警报器（蜂鸣器） ，有病房呼叫信号时响 3 秒； 至零端，即复位功能。 4.2 系统的总体设计 将该病房呼叫系统命名为 top，根据该系统的设计要求，其外部端口如图 1.1 所示。 图 1.1 病房呼叫系统的外部端口 各个 I/O 端口的作用: （1）CLK 为外部时钟信号，R 为复位信号，高电平有效。 （2）T 是一个 5 位输入信号，若其中某一位为高电平，表示对应病房发出呼叫信 号。 （3）L 是一个 5 位输出信号，当 L 输出一个高电平时，对应的红色指示灯点亮， 表示对应病房有呼叫信号。 （4）ROW 是一个 8 位输出信号，RA 和 GA 都是 5 位输出信号，控制双色点阵显 示呼叫信号标号。 （5）SS 是一个 3 位输出信号，输出数码管位选信号，Q 是 7 位输出信号，输出数 码管段选信号，SS、Q 控制数码管显示呼叫信号标号。 （6）SPEAKER 用于控制扬声器发生，当 SPEAKER=“1”时，蜂鸣器发出蜂鸣， 表示有呼叫信号产生。 4.3 系统的设计思路 根据设计要求，整个系统分为四个模块：呼叫模块：发出呼叫信号，红色发光指 示灯指示呼叫信号对应的病房号；动态数码管模块：显示对应呼叫的病房号；双色 点阵模块：显示呼叫信号对应的病房号；蜂鸣器模块：有病房呼叫时蜂鸣器响三秒。 设计的总体结构如图 1.2 所示。下面再简要说明各组成部分的功能： 燕 山 大 学 课 程 设 计 说 明 书 3 图 1.2 总体结构 （1）呼叫模块（call）：该模块共 6 个输入信号，8 个输出信号，其中 T1 到 T5 表 示 1 号到 5 号病房，优先级从 T1 到 T5 依次降低。高电平表示病房发出呼叫，R 为复位 键，高电平表示发出复位信号。L1 到 L5 控制五个红色发光指示灯，当输出高电平时指 示灯点亮。C1 到 C3 为该模块输出的优先编码信号，用于控制其他三个模块。 呼叫模块属于优先编码，真值表如下： RT1T2T3T4T5C1C2C3 1XXXXX000 000000000 01XXXX001 001XXX010 0001XX011 00001X100 000001101 （2）动态数码管模块（number）：该模块共 4 个输入信号，10 个输出信号，C1 到 C3 为从呼叫模块接受的信号，通过数码管显示对应病房呼叫号。CLK 为时钟信号， 控制位选扫描。SS0 到 SS2 为输出的位选信号，选中对应的数码管显示呼叫号，在此模 块中通过控制 SS0、SS1、SS2 的值从 000 到 111 循环让 8 端数码管依次循环显示，时钟 频率为 1KHz，位选信号每 ms 变化一次，便观察到 8 位数码管同时显示。Q1 到 Q7 输 出数码管段选信号，控制数码管显示病房呼叫号。 动态数码管段选信号真值表 C1C2C3Q1Q2Q3Q4Q5Q6Q7NUM 00011111100 00101100001 01011011012 01111110013 10001100114 10110110115 （3）双色点阵模块（matrix）：该模块共 4 个输入信号，18 个输出信号，C1 到 C3 为从呼叫模块接受的信号。CLK 为时钟信号，控制点阵的行列扫描。在此模块中，CLK 信号控制 ROW1 到 ROW8 依次为 0，频率为 1KHz，通过 RA1 到 RA5、GA1 到 GA5 向 对应的列输出高电平，控制双色点阵显示呼叫号。其显示效果如图所示： 为了使点阵显示更加美观，在第一行增加五个 绿点，当点阵显示数字不为零时，对应绿点变 红。当双色点阵显示“0”时，其 RA、GA 的 赋值如右表所示。W 为控制列循环的中间变量。 （4）蜂鸣器模块（buzzer）：该模块共 4 个输入信号，1 个输出信号，C1 到 C3 为从呼叫模块接受的信号，当信号产生变化且不 为 0 的时候，SPEAKER 输出 3 秒的高电平控制蜂鸣器响三秒。CLK 为 1KHz 的输入时 钟信号，即每毫秒输出一个上升沿，设置变量 N 初值为 3072，每个上升沿减 1，当 N=0 时 3s 结束时，蜂鸣器不再响。 4.4 波形仿真 4.4.1 呼叫模块的波形仿真如图 1.3 所示。 当 T1 为 1 时，L1 输出 1，C1:3输出 001,；当 T2 为 1 时，L2 输出 1，C1:3输出 010，以此类推 WRA1RA2RA3RA4RA5 00000000 00100000 01001110 01101010 10001010 10101010 11001110 11100000 WGA1GA2GA3GA4GA5 00011111 燕 山 大 学 课 程 设 计 说 明 书 5 图 1.3 呼叫模块波形仿真 4.4.2 动态数码管模块波形仿真如图 1.4 所示。 SS2:0为数码管位选信号，随着 CLK 信号上升沿依次选中 8 位数码管。Q1:7为 数码管段选信号，当 C1:3输入 000 时，Q1:7输出 1111110，数码管显示“0” ；当 C1:3输入 001 时，Q1:7输出 0110000，数码管显示“1” ；以此类推 图 1.4 动态数码管模块波形仿真 4.4.3 双色点阵波形仿真如图 1.5、图 1.6 所示。 ROW1:8为双色点阵行信号,随着 CLK 信号上升沿由各位循环为零实现行扫描当双色点 阵显示“0”时:ROW1=0 时,RA1:5=00000RA1:5=11111;ROW2=0 时,RA1:5 =00000GA1:5=00000;ROW3=0 时,RA1:5=01110GA1:5=00000;ROW4=0 时,RA1:5 =01010GA1:5=00000;ROW5=0 时,RA1:5=01010GA1:5=00000;ROW6=0 时,RA1:5 =01010GA1:5=00000;ROW7=0 时,RA1:5=01110GA1:5=00000;ROW8=0 时,RA1:5 =00000GA1:5=00000当双色点阵显示“1”时,与显示“0”时类似,红色点处列信号 RA 对应为 1,绿色点处列信号 GA 对应为 1 图 1.5 双色点阵显示 0 时的波形仿真 图 1.6 双色点阵显示 1 时的波形仿真 4.4.4 蜂鸣器模块波形仿真如图 1.7 所示 当输入信号 C1:3为 001 时，SPEAKER 输出 1 并持续 3 秒，当输入信号变化时 SPEAKER 继续输出 1 并持续三秒。图中忽略了计时用的 CLK 信号。 图 1.7 蜂鸣器模块波形仿真 燕 山 大 学 课 程 设 计 说 明 书 7 4.4.5 总体结构波形仿真如图 1.8 所示 图 1.8 总体结构波形仿真图 4.5Verilog HDL 源程序 /*呼叫模块*/ module call(R,T,C,L); input R; input 1:5T;/对应五个病房 output 1:3C;/优先编码输出 output 1:5L;/红色发光指示灯 reg 1:3C; reg 1:5L; always(R or T) begin casex(R,T) b1XXXXX: begin C=b000;L=b00000;end b000000: begin C=b000;L=b00000;end b01XXXX: begin C=b001;L=b10000;end b001XXX: begin C=b010;L=b01000;end b0001XX: begin C=b011;L=b00100;end b00001X: begin C=b100;L=b00010;end b000001: begin C=b101;L=b00001;end endcase end endmodule /*数码管模块*/ module number(SS,C,Q,CLK); input 1:3C; input CLK; output 2:0SS; output 1:7Q; reg 2:0SS;/定义位选寄存器 reg 1:7Q;/定义数选寄存器 reg 0:2WX; always(posedge CLK) begin if(WX=b111) begin SS0) SPEAKER=1; else begin SPEAKER=0;N=3000;M=C;end/*当 C 变化之后小于以前那个值蜂鸣 三秒，即多个输入信号 T 同时存在时，若优先级较高的输入消失，系统检测到新的输入， 蜂鸣器响三秒*/ end end endmodule /*顶层模块*/ module top(R,T,CLK,L,ROW,RA,GA,SS,Q,SPEAKER); input R; input 1:5T; input CLK; output 1:5L; output 1:8ROW; output 1:5RA; output 1:5GA; output 2:0SS; output 1:7Q; output SPEAKER; wire 1:3X1; call u1(.R(R),.T(T),.L(L),.C(X1); number u2(.CLK(CLK),.C(X1),.SS(SS),.Q(Q); matrix u3(.CLK(CLK),.C(X1),.ROW(ROW),.RA(RA),.GA(GA); buzzer u4(.CLK(CLK),.C(X1),.SPEAKER(SPEAKER); endmodule 4.6 管脚锁定及硬件连线 RPIN46L1PIN12ROW4PIN176RA4PIN193 T1PIN39L2PIN13ROW5PIN177RA5PIN195 T2PIN40L3PIN14ROW6PIN179GA1PIN68 T3PIN41L4PIN15ROW7PIN187GA2PIN70 T4PIN44L5PIN17ROW8PIN189GA3PIN73 T5PIN45ROW1PIN173RA1PIN190GA4PIN170 CLKPIN9ROW2PIN174RA2PIN191GA5PIN172 SPEAKERPIN38ROW3PIN175RA3PIN192SS0PIN69 SS1PIN71SS2PIN74Q1PIN25Q2PIN26 Q3PIN27Q4PIN28Q5PIN29Q6PIN30 Q7PIN31 燕 山 大 学 课 程 设 计 说 明 书 13 硬件连线：蜂鸣器，拨码开关和红色指示灯内锁，不需要外部接线； SS0、SS1、SS2 接实验箱动态数码管 SS0、SS1、SS2； Q1Q7 接动态数码管段位引线 A、B、C、D、E、F、G； RA1RA5 接实验箱双色点阵 RA1RA5； GA1GA5 接实验箱双色点阵 GA1GA5； ROW1ROW8 接实验箱双色点阵 ROW1ROW8。 第五章第五章 总结总结 本次课设是利用硬件描述语言 Verilog HDL 进行的，由于采用 Verilog 进行电路设 计与工艺性无关，所以在进行电路设计时不需要过多的考虑工艺实现的具体细节，只需 利用计算机的强大功能，在 EDA 工具