计算机组成原理第七章输入输出系统三图文ppt课件

1、什么叫中断响应(Interrupt Response) 处理机从发现中断请求、中止现行程序 到调出中断处理程序的过程。 其中的实质性工作是中断请求设备的识 别和程序的切换。 二 、中断响应 2、中断响应的条件(以下同时满足则进入中断响 应周期) (1)中断源有中断请求,其中断请求触发器处于 “1”状态； (2)接口中未对该请求设屏蔽,即中断屏蔽触发器 为“0”； (3)CPU允许中断,即CPU内部设置的中断允许触 发器EINT为开放状态(开中断)； (4)中断请求的级别高于当前程序的优先级； (5)一条指令执行完毕(如图7.16所示). 取指周期 执行周期 间址周期 中断周期 有间址吗 是 否 有中断吗 是 否 图7.16 指令周期的流程 7.3.3 程序中断的处理过程 中断的过程一般分为几个阶段:中断请求、 中断响应、中断判优、中断服务和中断返回. 一、中断请求信号的建立与传送 某个中断源在准备就绪,且相应的中断屏蔽 触发器在非屏蔽状态(MASK=0),其中断请求触 发器(INTR)被置“1”, 通过相应的信号传送电 路(公共传送线路、独立请求线等)将其中断请求 信号送往CPU. 3、中断响应周期与中断隐指令 中断响应周期(INTC):指响应中断开始至执 行服务程序之前CPU所处的一个机器周期 状态. CPU一旦进入中断周期,即执行一条中断 隐指令. 中断隐指令, 它类似于一条指令,但在 机器 指令系统中并不存在,是CPU在中断周期由 硬件自动完成的一条指令. 3、中断响应周期与中断隐指令 中断隐指令完成以下操作: (1) 发中断响应信号(INTA) (2) 关中断(关闭中断允许触发器EINT,使EINT置 “0”) 为保护断点期间不被更高级的中断请求所打 断,保证被中断的程序在中断服务程序执行完后能 接着正确地执行下去. (3) 保护程序断点 为了使得切换前后的程序能正确运行,将程序 状态字PSW和PC的内容压入堆栈. (4) 寻找服务程序入口地址 通过硬件自动生成向量地址,进而找到中断向 量(即中断服务程序的入口地址),将其送入PC. 详见 图7.17. 响应中断(发INTA信号) 关 中 断 保护断点，找中断源 转移到中断服务子程序 图7.17 中断响应周期完成的工作 硬件 直接 实现( 相当 于执 行了 一条 机器 指令, 称为 隐指 令) 三、中断服务处理 不同设备的服务程序是不同的,但 其程序流程类似.一般中断服务程序的 流程包括:保护现场、 中断服务、 恢 复现场和中断返回. 1、保护现场 含义是将中断服务程序中用到的通用寄 存器的内容保存起来. 具体做法是,在中断服务程序起始部分安 排若干条存数指令,将寄存器的内容存至 存储器中保存,或用进栈指令将现场内容 压入堆栈. 三、中断服务处理 2、中断服务 中断服务程序的主体部分 对不同的中断源,中断服务操作不同 若中断源为打印机,中断服务程序中的 指令为数据传送指令,将CPU中需要打印 的字符代码,送入接口中的数据端口,供 打印之用. 三、中断服务处理 3、恢复现场 中断服务程序的 结尾部分 含义是将原程序中的“现场”恢复到原 来的寄存器中 具体做法是,用取数指令或出栈指令,将保 存在存储器(或堆栈)中的信息,送到原来的 寄存器 4、中断返回 中断服务程序的最后一条指令为中断返 回指令 其作用是将原程序断点处内容(PC、PSW) 送回原寄存器,以便继续执行原程序 7.3.4 中断屏蔽技术 一、 概念 多重中断:计算机在处理中断的过程中,有 可能出现新的中断请求.此时,如果CPU暂 停现行的中断服务程序,转去执行新的中断 请求,称为中断嵌套,或多级中断,如图7.18 所示. 单重中断:若CPU在执行中断服务程序时, 对新的中断请求不予理睬,称为单级中断. 两种中断的处理流程略有不同,见图7.19. 主程序 一级中断 服务程序 二级中断 服务程序 三级中断 服务程序 图7.18 多重中断示意图 第一次中 断请求 优先级别 更高的 中断请求 优先级别 更高的 中断请求 返回 中断服务程序中断周期 取指令 执行指令 中断否 N Y 中断响应 关中断 保存断点 中断向量PC 保护现场 设备服务 恢复现场 开中断 中断返回 中断服务程序中断周期 取指令 执行指令 中断否 N Y 中断响应 关中断 保存断点 中断向量PC 保护现场 设备服务 关中断、恢复现场、 中断返回 设置新屏蔽字、开中断 图7.19 单重中断和多重中断服务程序流程 单重中断多重中断 区别:“开中 断”的设置 时间不同 恢复屏蔽字、开中断 返回 二、实现多重中断的条件 提前设置“开中断”指令(见图7.18) 优先级别高的中断源有权中断优先级别低 的中断源 例如:有A、B、C、D四个中断源,优先级为 ABCD. 主程序 中断请求 ABCD 中断服务程序 图7.20 多重中断处理示意图 B、C D A 为保证级别低的中断源不干扰级别高的中断源的中 断处理过程,特采用屏蔽技术. 三、屏蔽技术 1、屏蔽触发器与屏蔽字:接口中每级(n级)中断源 均有各自的中断屏蔽触发器(共n个),用来决定是否 屏蔽该中断源提出的中断请求,它们组成n位的中断 屏蔽寄存器,其内容,称之为屏蔽码(屏蔽字). 屏蔽字与中断源的优先级别是一一对应的.见表7.1. 优先级 屏蔽字 A ABCD 1 1 1 1 B 0 1 1 1 C 0 0 1 1 D 0 0 0 1 表7.1 中断优先级与屏蔽字的关系 2、屏蔽技术可改变优先等级 中断响应优先级:指CPU响应各中断源请求 的优先次序,这种次序是由硬件(排队判优 线路) 决定的. 中断处理优先级:指CPU对各中断请求处理 的先后次序. 如不使用屏蔽技术,响应的优先次序就是处 理的优先次序. (1) 中断响应优先级与中断处理优先级相同的情况下屏蔽 码的设置 例：设某机中有4级响应优先权,由高到低为 1234,每级对应一位屏蔽码.如果中断处理优先级和 中断响应优先级相同,屏蔽码的设置如下所示： 程序级别 屏蔽码 备注 1级 2级 3 级 4 级 第1级中断 1 1 1 1 0开放 第2级中断 0 1 1 1 第3级中断 0 0 1 1 1屏蔽 第4级中断 0 0 0 1 用户程序 0 0 0 0 表7.2 程序优先级别与屏蔽码 。 。 。 Q D 处理2级中断时屏蔽3 、4、5级中断;处理4级中断时不屏蔽其它中断;处理3级中断时屏 蔽4级和5级中断;处理5级中断时屏蔽4级中断.试问中断处理优先 级(从高到低)顺序如何排列?并给出各级中断处理程序的中断屏 蔽字? 解:实际中断处理优先级(从高到低)顺序为1 2 3 5 4 1级中断屏蔽字为: 11111; 2级中断屏蔽字为: 01111; 3级中断屏蔽字为: 00111; 4级中断屏蔽字为: 00010; 5级中断屏蔽字为: 00011 练习：某计算机中断系统有4级中断I1，I2，I3和I4，中断 响应的优先次序是I1 I2 I3 I4。每级中断对应一个 屏蔽码，屏蔽码中某位为“1”表示禁止中断，为“0”表 示允许中断。各级中断处理程序与屏蔽码的关系如下表所 示。 中断处理 程序 屏蔽码 I1级I2级I4级I3级 I1级 I4级 I3级 I2级 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 （ 1 ） 确 定 中 断 处 理 的 优 先 次 序 ； (1)确定中断处理的优先次序； 解：由表可知，中断处理的优先次序与中断响应的优 先次序一致。 (2)在ti时刻I1，I2和I4级同时提出中断请求，中断 处理完毕后，在tj时刻I3级发出中断申请，在CPU为I3 服务过程中，I1级发出请求，在CPU为I1服务时，I2级发 出请求。试画出CPU的运行轨迹。 I1 I2 I3 I4 用户 程序 I1，I2，I4I3I1 I2 中断服 务程序 中断 时间ti tj (3)若将中断处理次序设为I1 I4 I3 I2,问将怎样设置 各级的屏蔽码？ 中断处理 程序 屏蔽码 I1级I2级I4级I3级 I1级 I4级 I3级 I2级 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 (4)按照(3)确定的中断处理次序,画出在(2)的 情况下CPU的运行轨迹. 解：(4) 中断处理次序为I1 I4 I3 I2； ti时刻I1，I2 和I4级同时产生中断，中断处理完毕后，在tj时刻I3级发 出请求，CPU为I3服务时，I1级发出请求，CPU为I1服务时 ，I2级发出请求。CPU运行轨迹如下图。 中断 时间 用户 程序 中断服 务程序 I1 I2 I3 I4 ti I1，I2，I4 tj I3 I1 I2 练习：教材P.282【例1】： 参见P.280图8.7即二维中断系统结构图。请问： （1）在中断情况下，CPU和设备的优先级如何考虑？请 按降序排列各设备的中断优先级。 解：优先次序为：设备 ABCDEFGHICPU。 （2）若CPU现执行设备B的中断服务程序， IM2，IM1， IM0的状态是什么？如果CPU执行设备D的中断服务程序 ， IM2，IM1，IM0的状态又是什么？（注：IMi为0开 放，1屏蔽） 解：执行设备B的中断服务程序时，IM2IM1IM0=111； 执行设备D的中断服务程序时，IM2IM1IM0=011。 中断优先 级排队 电路 与 中断控制 逻辑 IM2IR2 IR1IM1 IR0IM0 0 10 1 设备A设备B设备C 与 与 0 10 1 0 1 0 1 与 设备D设备E设备F 设备G设备H设备I CPU 2级IR 1级IR 0级IR 高 优先权 低 高 优 先 权 低 图7.23 一维、二维多级中断结构 解：每一级的IM标志不能对该级中的个别设备单独进行 屏蔽。 （4）假如设备C一提出中断请求，CPU立即进行响应， 如何调整才能满足此要求？ 解：把设备C单独放在第三级上，使该级优先权最高，并 令IM3=0。 （3）每一级的IM能否对某个优先级的个别设备单独进行 屏蔽？ 例：作示意图表示用程序中断方式进行数 据I/O时，CPU与外设、外设与外设并行 工作的操作时序，从中分析程序中断方 式进行I/O操作的优点和不足。 解答： 用两台外设与CPU共同工作的情况为例 作示意图如下 CPU工作 主程序 设备1工作 设备2工作 启 动 设 备 1 启 动 设 备 2 设中 备断 1 请 求 设 备 2 中 断 请 求 设备1 中断处理程序 设备2 中断处理程序 优点：CPU与外设及外设与外设的 并行提高了CPU的工作效率。 不足：响应一次中断只交换一个字节，整块数据交换要 多次中断；随着外设增多，CPU额外开销明显加大，甚至 可能“中断饱和”；只适用于CPU与低速设备交换数据， 高速、成组交换信息的外设无法采用程序中断方式。 例:某计算机的CPU主频为500MHZ,CPI为5( 即每条指令平均需要5个时钟周期).假定某 外设的数据传输率为0.5MB/s,采用中断方式 与主机进行数据传送,以32位为传输单位,对 应的中断服务程序包含18条指令,中断服务 的其他开销相当于2条指令的执行时间.请回 答下列问题,要求给出计算过程. (1) 在中断方式下,CPU用于该外设I/O的时 间占整个CPU时间的百分比是多少? 解:(1)CPU每秒包括500106个时钟周期； 中断服务程序包括的时钟数为(18+2) 5=100 即在中断方式下,CPU每次用于数据传送 的时钟周期数为100 为达到外设0.5MB/s的数据传输率,外设 每秒申请的中断次数:0.5MB/4B=125000 1秒内用于中断的开销: 100 125000=12500000=12.5M个时 钟周期 CPU用于该外设I/O的时间占整个CPU时 间的百分比:12.5M/500M=2.5% 或 与与与 与 与 与 与 与 与 向量地址产生电路（编码器） CPU INTA INT INTRAINTRBINTRC IRRIMR 数据线 0 1 A 0 1 C 0 1 B 0 1 A 0 1 B 0 1 C 例.有A、B、C三个中断源，优先权从高到低为 ABC。设计其链式判优电路。 与与与与 与与与 10 A 10 B 10 C 10 D 10 A 10 B 10 C 10 D IRRIMR IRA IRBIRCIRD IRAIRBIRCIRD 排 队 器 例.有A、B、C、D四个中断源，优先权从 高到低为ABCD。设计其独立请求方式的 判优电路。 1、中断发生时,程序计数器内容的保护,是由( )完 成的. A.硬件自动 B.进栈指令和转移指令 2、在中断响应周期,置“0”允许中断触发器是由( )完成的. A.硬件自动 B.程序员在编制中断服务程序时设置的 C.关中断指令 3、I/O接口中数据缓冲器的作用是( ). 用来暂存CPU和外设之间传送的数据 用来暂存外设的状态 C . 用来暂存外设的地址 4、中断允许触发器用于( )。 A.向CPU发中断请求 B.指示正有中断在进行 C.开放或关闭中断系统 D.指示中断处理结束 5、在中断响应周期，CPU主要完成: A.关中断，保护断点，发中断响应信号并形成中 断服务程序入口地址 B.开中断，保护断点，发中断响应信号并形成中 断服务程序入口地址 C.关中断，执行中断服务程序 D.开中断，执行中断服务程序 6、DMA方式是在( )之间建立一条直接数据通路. A.I/O设备和主存 B.两个I/O设备 C. I/O设备和CPU D.主存和CPU 7、在DMA方式中，由( ) 发出DMA请求。 A.外部设备 B.DMC C.CPU D.主存 8、 DMA方式中，周期“窃取”是窃取( ) . A.存取周期 B.指令周期 C.CPU周期 D.时钟周期 9、中断周期前是( )，中断周期后 是( )。 A.取指周期，执行周期； B.执行周期，取指周期 ； C.间址周期，执行周期。 10、微型机系统中，主机和高速硬盘进 行数据交换一般采用( )方式。 A.程序查询； B.程序中断； C.DMA。 11、DMA方式的接口电路中有程序中断部件，其作 用是( )。 A. 实现数据传送； B. 向CPU申请使用总线； C. 向CPU提出传输结束。 12、I/O设备与主机交换信息的方式中，中断方式的 特点是（ ）。 A. CPU与设备串行工作，传送与主程序串行工作； B. CPU与设备并行工作，传送与主程序串行工作； C. CPU与设备并行工作，传送与主程序并行工作。 13、I/O设备与主机交换信息的方式中，DMA方式的 特点是（ ）。 A.B.C同上题。 14、在统一编址方式下,下面的说法( )是对 的. A.一个具体地址只能对应输入输出设备 B.一个具体地址只能对应内存单元 C.一个具体地址既可能对应输入输出设备又可 能对应内存单元 D.一个具体地址只对应I/O设备或只对应内存 单元 15、在独立编址方式下,下面的说法( )是对的 . A，B，C，D同上 16.在存储单元和I/O设备统一编址的方式 下,存储单元和I/O设备是依据( )来区 分的. A. 不同的地址码 B. 不同的地址线 C. 不同的数据线 D. 不同的控制线 17. 中断系统是由( )实现的. A. 硬件 B.软件 C. 硬件和软件结合 18.为实现多重中断,保护断点和现场使用( ). A .ROM B .中断向量表 C .设备内的寄存器 D .堆栈 19. 在中断响应过程中，保护程序计数器 PC的作用是( )。 A .能使CPU找到中断处理程序的入口地 址 B .使中断返回时，能回到断点处继续原 程序的执行 C .使CPU和外围设备并行工作 D .为了实现中断嵌套 20. 中断允许触发器用来( )。 A.表示外设是否提出了中断请求 B.CPU是否响应了中断请求 C.CPU是否正在进行中断处理 D.开放或关闭可屏蔽中断 21.CPU响应中断时，进入“中断周期” ，采用硬件方法保护并更新程序计数器 PC的内容,而不是由软件完成，主要是 因为( )。 A.节省内存 B.提高处理机速度 C.易于编制中断处理程序 D.能进入中断处理程序并能正确返回原程 序 22.外围设备提出中断请求的条件是( ) 。 A.一个CPU周期结束 B.总线空闲 C.外设准备就绪且系统允许中断 D.CPU开放中断系统 23.向量中断是( )。 A.外设提出中断 B.由硬件形成中断服务程序入口地址 C.由硬件形成向量地址,再由向量地址找 到中断服务程序入口地址 24.隐指令是指( )。 A.操作数隐含在操作码中的指令 B.指令系统中没有的指令 C.在一个机器周期里完成全部操作的指令 25. 中断向量可提供( )。 A.被选中的设备的地址 B.传送数据的起始地址 C.主程序的断点地址 D.中断服务程序入口地址