基于ise时序约束

ISE时序约束笔记1Global Timing Constraints1ISE时序约束笔记2Global Timing Constraints3ISE时序约束笔记3Global Timing Constraints5ISE时序约束笔记4Global Timing Constraints7ISE时序约束笔记5Timing Groups and OFFSET Constraints8ISE时序约束笔记6Timing Groups and OFFSET Constraints10ISE时序约束笔记7Path-Specific Timing Constraints13ISE时序约束笔记8Achieving Timing Closure17一、全局约束时序约束和你的工程 执行工具不会试图寻找达到最快速的布局&布线路径。取而代之的是，执行工具会努力达到你所期望的性能要求。 性能要求和时序约束相关时许约束通过将逻辑元件放置的更近一些以缩短布线资源从而改善设计性能。没有时序约束的例子该工程没有时序约束和管脚分配注意它的管脚和放置，与管脚距离较远该设计的系统时钟频率能够跑到50M时序约束的例子 和上面是相同的一个设计，但是加入了3个全局时序约束。它最高能跑到60M的系统时钟频率注意它大部分的逻辑的布局更靠近器件边沿其相应管脚的位置更多关于时序约束时序约束应该用于界定设计的性能目标1.太紧的约束将会延长编译时间2.不现实的约束可能导致执行工具罢工3.查看综合报告或者映射后静态时序报告以决定你的约束是否现实执行后，查看布局布线后静态时序报告以决定是否你的性能要求达到了如果约束要求没有达到，查看时序报告寻找原因。1、路径终点有两种类型的路径终点：1. I/O 管脚（pads）2.同步单元（触发器，锁存器，RAMs）时序约束的两个步骤：1.路径终点生产groups（顾名思义就是进行分组）2.指定不同groups之间的时序要求全局约束使用默认的路径终点groups即所有的触发器、I/O pads等问题思考单一的全局约束可以覆盖多延时路径如果箭头是待约束路径，那么什么是路径终点呢？所有的寄存器是否有一些共同点呢？问题解答什么是路径终点呢？FLOP1,FLOP2,FLOP3,FLOP4,FLOP5。所有的寄存器是否有一些共同点呢？它们共享一个时钟信号，约束这个网络的时序可以同时覆盖约束这些相关寄存器间的延时路径。2、周期约束周期约束覆盖由参考网络钟控的的同步单元之间（触发器等）的路径延时。周期约束不覆盖的路径有：1、input pads到output pads之间的路径（纯组合逻辑路径）；2、input pads到同步单元之间的路径 ；3、同步单元到output pads之间的路径。周期约束特性周期约束使用最准确的时序信息，使其能够自动的计算：1.源寄存器和目的寄存器之间的时钟偏斜（Clock Skew）2.负沿钟控的同步单元3.不等同占空比的时钟4.时钟的输入抖动（jitter）假设：1.CLK信号占空比为50%2.周期约束为10ns3.由于FF2将在CLK的下降沿触发，两个触发器之间的路径实际上将被约束为10ns的50%即5ns3、时钟输入抖动（Clock Input Jitter）时钟输入抖动是源时钟的不确定性（clock uncertainty）之一时钟的不确定时间必须从以下路径扣除：周期约束建立时间路径OFFSET IN约束的建立时间路径时钟的不确定时间必须添加到以下路径中：周期约束保持时间路径OFFSET IN约束保持时间路径OFFSET OUT约束路径4、Pad-to-Pad约束（管脚到管脚）不包含任何同步单元的纯组合逻辑电路纯组合逻辑延时路径开始并结束于I/O pads，所以通常会被我们遗漏而未约束问题思考哪些路径是由CLK1进行周期约束？哪些路径是由pad-to-pad进行约束？点击看原图5、OFFSET约束OFFSET约束覆盖以下路径：从input pads到同步单元（OFFSET IN）从同步单元到output pads（OFFSET OUT）点击看原图OFFSET约束特性OFFSET约束自动计算时钟分布延时1.提供最准确的时序信息2.大量增加输入信号到达同步单元的时间（时钟和数据路径并行）3.大量减少输出信号到达输出管脚的时间（时钟和数据路径先后）4.约束也可以解释时钟输入抖动使用抖动确定关联的周期约束6、时钟延时数据路径延时和时钟分布延时都需要在OFFSET计算中使用到OFFSET IN = T_data_in T_clk_inOFFSET OUT = T_data_out + T_clk_out问题思考在这个电路中哪些路径是由OFFSET IN 和 OFFSET OUT来约束的？问题解答：OFFSET IN：PADA to FLOP and PADB to RAMOFFSET OUT：LATCH to OUT1, LATCH to OUT2, and RAM to OUT1问题思考下面给出的系统框图里，你将给出什么样的约束值以使系统能够跑到100MHz？（假设在下面的器件之间没有时钟偏斜）问题解答：1、PERIOD = 10 ns 2、OFFSET IN (BEFORE) = 7 ns 5、OFFSET OUT (AFTER) = 8 ns小结1. 性能期望和时序约束相关联2. 周期约束覆盖同步单元之间的延时路径3. OFFSET约束覆盖从输入管脚到同步单元和从同步单元到输出管脚之间的延时路径二、分组与OFFSET约束特定路径时序约束使用全局时序约束（PERIOD,OFFSET,PAD-TO-PDA）将约束整个设计仅仅使用全局约束通常会导致过约束约束过紧编译时间延长并且可能阻止实现时序目标通过综合工具或者映射后时序报告重新审视性能评估特定路径约束能够覆盖全局时序约束在特定路径上的约束这就允许设计者放宽特定路径的时序要求更多关于特定路径约束你的设计器件的内部面积将会从特定路径约束收益。特定路径约束包括：1.多周期路径Multi-cycle paths2.跨时钟域路径3.双向总线4. I/O时序特定路径约束应该由你的性能目标来界定，不能够不加限制的随意放置1、全局约束回顾使用全局PERIOD,OFFSET IN和OFFSET OUT约束将约束所有以下的路径这使得控制设计的总体性能更加容易2、特定路径约束实例一条特定路径约束对于路径本身的优化微乎其微这有助于你更好的控制设计性能，并带给执行工具更大的灵活性以达到你的性能和使用要求生成特定路径约束需要两个步骤：1.多个有共同时序要求的特定路径终点生成一个groups2.关联两个groups，指定它们的特定路径的时序要求3、路径端点生成Groups特定路径时序约束在终点路径较好的分组后会更加高效否则，约束一个大的工程将极其耗时耗力。约束编辑有助于你更容易的进行路径终点（pads, flip-flops, latches, and RAMs）进行Groups分组。使用约束编辑器，终点路径的分组有以下选项： Group by nets Group by instance name Group by hierarchy Group by output net name Timing THRU Points option Group by clock edgeNets 分组与output net name分组对比由net分组的 “NET_A”将生成一个只包含FLOP2的groupGroup包含选择网络所驱动的寄存器由output net name分组的“NET_A”将生成一个只包含FLOP1的groupGroup包含选择网络的源寄存器4、回顾全局OFFSET约束在时钟行中使用Pad-to-Setup和Clock-to-Pad列为所有出于该时钟域的I/O路径指定OFFSETs。为大多数I/O路径进行约束的最简单方法然而，这将会导致一个过约束的设计。5、指定管脚的OFFSET约束使用Pad-to-Setup和Clock-to-Pad列为每个I/O路径指定OFFSETs。这种约束方法适用于只有少数管脚需要不同的时序约束。更常用的方法是：1.为Pads生成Groups2.对生成的指定Groups进行OFFSET IN/OUT约束6、双沿时钟的OFFSET约束OFFSET约束指明了FPGA管脚的输入数据和初始时钟之间的关系。初始时钟沿在周期约束定义中出现关键词“高”和“低”。高：初始时钟上升沿（默认），即上升沿锁存数据低：初始时钟下降沿如果所有的I/O都由时钟的一个沿控制，那么你可以使用这个关键字高或低进行周期约束。如果两个沿都用到，你就必须进行两个OFFSET的约束。每个OFFSET对应一个时钟沿DDR寄存器也是这样使用的一个例子双沿时钟的OFFSET IN约束输入数据在上升沿或者下降沿之前3ns有效周期约束为10ns，初始上升沿，占空比为50%。为每个时钟沿生成一个时钟Groups输入时钟的上升沿，OFFSET = IN 3ns BEFORE CLK;输入时钟的下降沿，OFFSET = IN -2ns BEFORE CLK;（在初始时钟的上升沿后2ns = 时钟下降沿前3ns）双沿时钟的OFFSET OUT约束输出数据必须在时钟的上升沿或者下降沿后3ns内有效周期约束为10ns，初始上升沿，占空比为50%。为每个时钟沿生成一个时钟Groups输入时钟的上升沿，OFFSET = OUT 3ns AFTER CLK;输入时钟的下降沿，OFFSET = OUT 8ns AFTER CLK;（在初始时钟的上升沿后8ns = 时钟下降沿后3ns）问题思考特定路径时序约束如何改善了设计性能？你如何约束这个设计使其内部时钟频率达到100 MHz？输入（数据）将在时钟CLK的上升沿到达前3ns内有效。输出数据必须在时钟CLK的下降沿后4ns内稳定下来。写出合适的OFFSET约束？问题解答特定路径时序约束如何改善了设计性能？它使得执行工具更加灵活的达到你的时序要求。你如何约束这个设计使其内部时钟频率达到100 MHz？给时钟信号CLK施加一个10ns的全局周期约束。写出合适的OFFSET约束？OFFSET = IN 3 ns BEFORE CLK; OFFSET = OUT4 ns AFTER CLK;三、特定路径约束1、时钟上升沿和下降沿之间的时序约束周期约束可以自动计算两个沿的的约束包括调整非50%占空比的时钟。例：一个CLK时钟周期约束为10ns，能够应用5ns的约束到两个寄存器之间。不需要特定路径应用到这个例子中。2、相关时钟域的约束为一个时钟进行周期约束以这个周期约束确定相关的时钟。执行工具将根据它们的关系来决定如何处理跨时钟域。DCM有多个输出：确定DCM输入时钟的周期约束执行工具将会从这个周期约束推导出其输出的约束所有的约束将会和原始的周期约束相关3、不相关时钟域的约束在这个例子中，周期约束不覆盖到处于两个时钟域之间的任何延时路径。这是默认的处理方式。你必须添加一个约束覆盖到相关时钟域之间的路径中。例如，频率相同，但是CLK_B有一些相位偏移。在两个不相关的时钟域你就必须添加一些同步电路。约束两个时钟域之间的路径。使用Groups by NETs选项为CLK_A和CLK_B定义groups，如果你为每个时钟添加完周期约束，这个步骤将自动完成。在这个寄存器的groups之间指定快速/慢速例外约束。4、多周期路径约束多周期约束应用在连续几个时钟周期内寄存器不需要更新的情况。总是至少需要一个时钟周期才更新。通常的，这样的寄存器由时钟使能信号控制。一个分段计数器就是这样的一个例子。COUT14每隔4个时钟周期才更新一次。这些寄存器间的路径就算是多周期路径。5、False 路径False路径选项将用于防止约束覆盖到特定路径6、时序约束优先级从高到低为：1. False路径将会覆盖任何其它的约束路径2. FROM THRU TO3. FROM TO4.管脚指定OFFSETs5. Groups OFFSETs（由寄存器或者PADS生产的groups）6.全局PERIOD和OFFSETs最低优先级约束这里特权同学提醒大家注意的是，通常类似下面这样的计数器绝对不可以归为多周期约束：reg15:0 counter;always (posedge clk or negedge rst_n)beginif(!rst_n) counter = 16d0;else counter = counter+1b1;end虽然我们想想似乎counter1也是2个clk变化一次，counter2也是4个clk变化一次但是，我们想想看，如果从counter=1到counter=2没有在一个clk完成，那么肯定就会影响到counter=2到counter=3的变化，对吧？所以，这样的计数器不能算做多周期约束例外。提纲里描述的多周期例外的计数器应该是这样一个模型：reg15:0 counter;always (posedge clk or negedge rst_n)beginif(!rst_n) counter1:0 = 2d0;else counter1:0 = counter1:0+1b1;endalways (posedge clk or negedge rst_n)beginif(!rst_n) counter15:2 = 14d0;else if(counter1:0 = 2b11) counter15:2 = counter15:2+1b1;end上面两个always块里的数据互不干扰，并且都正常工作，只有下一个always块检测到前一个always块里的counter1:0=2b11时才进位加1。写到这里，特权发现单从功能上来说，这两个例子是没有差别的，说白了，任何一个计数器都可以建模成后面的形式。或者说，我的问题其实没有说明白，反而被自己的例子给驳倒了。呵呵，换个角度思考这个问题，到底什么时候是多周期例外，什么时候不是？这个其实还是要看情况的，如果你的系统实时性较高，可能会在某一特定的时钟周期用到16位计数器的计数值（如a = (counter =16hffff)?1b1:1b0; ），那么这个计数器的高位就不能算作多周期例外。而如果比如在我的一个工程里，有这样的计数器用法：cuonter2:0没16个clk的后8个clk需要自增加（从0到15），而高位counter18:3当然只有在16个clk变化一次，因为这里counter是用于作为一个地址产生器，也就是说，我的地址是每16个clk的后8个clk用到，那么这里的counter18:3就是一个8clk的多周期例外实例。说白了，还是要具体问题具体分析。四、达到时序收敛题记：achieving timing closure即达到时序收敛，这是一个很具有挑战性的任务。因为实际的工程项目往往不会像我们用一个资源超大（相对于你的设计来说）的FPGA来做几个数码管串口实验那么简单。设计者往往需要达到成本、速度、资源等各个方面的平衡，即使是一个小设计，有时候也是很费神的。特权同学前几周在饱经ISE4里才有的老器件的折磨后，感慨良多。1、关于时序报告ISE中的时序报告分为两种： Post-Map Static Timing Report 映射后 Post-Place & Route Static Timing Report 布局布线后所谓Post-Map是布局后（没有布线）的静态时序报告，主要用于估计设计的性能，然后提前对设计做一些必要的修改。因为设计的实现（布局布线）是很消耗时间的。Post-Place & Route就是布局布线后的一个比较接近实际板级的一个静态时序报告了，这算是设计者进行时序分析的最终依据。2、关于性能估计综合报告1. 准确的逻辑延时；2. 基于扇出的布线延时估计3. 报告的性能是实际的20%误差内Post-Map静态时序报告1. 准确的逻辑延时2. 基于最快的可能的布线资源的布线延时估计3. 使用了60/40规则来计算更趋近于实际的性能估计60/40法则：1. 这是一个时序约束合理性的经验法则；2. 打开Post-Map静态时序报告，查看时序报告中关于逻辑延时的百分比低于60%，时序很有机会到达时序约束要求60%到80%，如果使用了高级选项，时序也很有机会达到时序要求80%以上，基本上很难（回到综合部分，或者重新优化你的代码）Post-Place & Route时序分析找出时序违规的因素有很多：1. 设计的综合不当或者代码风格太烂；2. 糟糕的综合结果（路径中的逻辑太繁杂）3. 不准确或者不完整的时序约束4. 糟糕的逻辑映射和布局每个问题都用不同的解决方案：1. 重写代码2. 添加时序约束（注意应该是一些时序例外）3. 使用不同的软件选项重新综合或者实现准确的定位时序报告能够解决大多数问题。一些可能的问题和解决布线延时太长似乎有些路径扇出很低，但是延时却很大，那么很可能这个地方的布线比较拥堵。解决办法：如果是不相关的逻辑布局到一块，可以到Floorplanner中查看。（这个问题特权同学还没有完全领会也是比较头疼的，希望看到更多更好的资料或者自己在工程中有更多体会时再和大家分享）高扇出问题解决办法是复制高扇出的网络。如果是组合逻辑，那么就比较难了。逻辑级数太高这个问题综合工具无法做太多优化。首先查看是否该路径为多周期路径，如果是，添加多周期例外；使用retiming选项更加均匀的分配触发器之间的逻辑；确定一个比较好的代码技巧被运用到了你的设计代码中；使用流水线设计。I/O时序问题使用DCM移除时钟分布延时； 将输入输出相关的寄存器放入IOB寄存器中。另外在实际应用中，其实很是有很多可以应用的技巧的，比如实现属性选项里其实是可以设置布局布线的努力程度，还有布局布线的次数等待，对于大多数设计而言这些工具都是有用的。 毕业设计（论文）管理规定及相关表格汇编目 录本科生毕业设计（论文）管理规定1毕业论文（设计）工作实施细则（草案）2优秀毕业论文评选办法 7毕业论文的写作与排版规范10毕业设计（论文）写作模板14毕业设计（论文）答辩提问记录表 21毕业设计 第 周 工作总结 22毕业设计（论文）过程跟踪表 23毕业设计（论文）课题申请表 24毕业设计（论文）任务书 25毕业设计（论文）开题报告 26毕业设计工作中期检查 27毕业设计工作中期检查28大学本科生毕业设计（论文）管理规定为提高本科生毕业设计（论文）质量，加强毕业生毕业设计管理工作，特制定如下规定：1 本科毕业设计工作从第七学期（四年级第一学期）考试周前，完成教师选题、师生见面及指导教师向学生下达任务书（见附表 一）。毕业设计从第八学期开学正式开始，十六周内完成。2 毕业设计开始时，教师必须填写毕业设计课题申请表、并由系汇总后交院毕业设计领导小组审核。（见附表）。3 指导教师必须定期对学生辅导（每周至少两次），并将确定的周辅导时间上报教学办，教学办将定期和不定期进行检查。4 指导教师自行组织学生的开题报告，并填写开题报告表（见附表二）5 加强中期的监督与检查，第一次检查时间定在第五周，检查内容含学生资料阅读，方案论证情况。第二次检查定在第十周，形式为：由指导教师组织，院毕业设计领导小组成员旁听，学生口头汇报。主要检查学生的阶段性结果。两次检查学生均应填写中期检查报告表格（见附表三、四），指导教师或系对检查情况写出书面评语。6 学生需上交一篇与本专业有关不少于5000字的外文文章翻译，并将原文和译文用A4打印加自设计封皮一起装订成册。7 论文答辩前，指导教师必须给出评语及评分，然后由各系主任指定其他评阅人对论文进行评阅及评分（请参考毕业论文书面成绩评分表规定的评分标准评分）。8 论文答辩由各系组织，并成立答辩委员会对所有学生论文进行答辩。答辩必须给出答辩委员会意见及评分并填写相应表格。答辩委员会成员必须按评分表中各项指标标准进行评分，然后由各成员给出的分数计算出得分。9 毕业设计（论文）最终成绩计算：指导教师评分x 30% + 评阅人评分x 30% + 答辩委员会评分 x 40% = 总分10毕业设计（论文）提交的文档及装订要求（1） 毕业论文一份（包含封皮、目录、中英文摘要、内容及参考文献）（2） 不少于5000汉字的科技翻译资料一份（并将原文和译文用A4打印加自设计封皮一起装订成册）（3） 毕业论文简介（A4纸打印12页）（包含题目、专业、年级、姓名、指导教师、毕业论文所做的工作、解决的问题、创新之处等）（4） 毕业设计任务书（加在毕业论文目录之前和毕业论文一起装订，）（5） 开题报告（加在毕业论文目录之前和毕业论文一起装订，）（6） 毕业设计工作中期检查表、注（4）（5）（6）加在毕业论文目录之前和毕业论文一起装订。11毕业设计（论文）随正式论文一律附交电子文档（光盘或软盘）。被推荐参加学校优秀毕业设计（论文）3%评选的，还要另附（符合发表格式要求的）修改为5000字左右的电子文档。 2005年12月修订大学 毕业设计（论文）工作实施细则（试行）根据毕业设计（论文）工作暂行规定，为了进一步规范毕业设计（论文）工作的各个环节，结合我院实际情况，经院教学指导委员会讨论，院长办公联席会议通过，对我院毕业设计（论文）工作特制订以下实施细则。一、指导教师资格毕业设计（论文）的指导教师原则上应由各专业具有中级(含中级)以上专业技术职务的教师担任。也可以聘任具有相应职称、学术水平高的工程技术人员担任。指导教师名单由各系系主任核定，报分管教学的副院长批准后实施。二、课题的命题过程1命题的基本原则是：（1）目标原则：命题必须符合专业培养目标，具有一定的深度、广度与新颖性，能使学生得到比较全面的训练。（2）价值原则：命题应具有一定的学术研究或应用开发价值，尽可能做到理论与实际相结合，体现学科的发展性与应用性。（3）能力原则：命题的难度应考虑学生完成命题的条件与能力，因材施教。（4）兴趣原则：应考虑学生对命题的兴趣与探索研究的积极性。（5）多样化原则：命题应注意题目的不断更新与类型的多样化，同一指导教师的设计（论文）课题选题和近三届毕业设计课题的重复率不高于50%，题目数量应满足一人一题的基本要求。2课题的审核由各专业指导教师确定后的课题，填写毕业设计课题申请表。经系主任汇总后，报院毕业设计领导小组审核，由分管教学的副院长批准。3确定课题的时间要求一般在第七学期第15周前完成命题，对于经批准认可的命题，在第16周内向学生公布。指导教师在实际指导过程中，一般不应随意更改命题，确实需要更改命题时，应办理相关手续。三、选题与任务书1学生在教师指导下从公布的命题范围内选题。2学生自拟题目须经系主任审阅后指定指导教师，并报分管教学副院长批准。3选题原则上要求一人一题。4学生选题一般在第七学期的第17周前完成。5根据学生选题情况，填写大学毕业论文（设计）任务书，其中“设计所需的工作条件”应与课题的实际需要相符；“设计（论文）任务及目标”应指明毕业设计的详细任务（所需完成的工作、达到的设计要求等），不能简单了事。四、开题1指导学生书写开题报告，开题报告主要内容包括：课题研究的意义和背景、课题研究相关资料的研究情况（说明课题研究的历史、现状和发展趋势）、对课题研究的基本构思。2指导学生填写大学毕业论文（设计）开题报告，并要求学生在第八学期的第2周前提交不少于1000字的开题报告，基本内容应包括课题研究的意义和背景、课题研究相关资料的研究情况（说明课题研究的历史、现状和发展趋势）、对课题研究的基本构思、阶段性工作计划、参考文献等。参考文献的列写格式要符合要求。3第八学期的第3周前完成开题审核，通过开题审核的学生，一般不应更换选题；开题未获通过的学生，应及时根据开题指导小组的意见更换选题，并于开题后的2周内做好准备，向开题指导小组第二次提出开题申请；对再次开题未获通过的学生，取消其本次毕业设计（论文）资格，延至下届进行。指导教师要重视对开题未获通过的学生进行指导。4开题报告中，“指导教师意见”应对学生开题情况作出基本评价以及对学生毕业设计（论文）研究方案或毕业设计（论文）写作提纲提出改进意见，同时还应对学生是否可以进入研究和设计（论文）撰写阶段提出意见。开题意见应对选题及设计方案的合理性、可行性作出简单评价，并明确表示是否同意开题，不能只简单写“同意开题”及类似意见。五、过程指导1指导教师确定以后，不得随意更换。指导教师因各种原因确实不能或不宜进行毕业设计（论文）指导时，必须办理有关手续，并由所在系指定水平相当的教师指导。2每名教师指导的学生人数一般限定在8名以内。3指导教师应指导学生制订毕业设计（论文）工作计划，提出毕业设计（论文）的具体要求，指导学生阅读文献和参考资料。4指导教师应定期（平均每周不少于一次）检查学生的工作进度与工作质量，填写毕业设计过程跟踪表。及时解答和处理学生提出的有关问题，指导学生完成各阶段的设计（论文）任务，并认真填写毕业设计（论文）指导过程的各项表格。5指导教师应指导学生按要求及规范撰写毕业论文。毕业论文及格式应符合本科生毕业设计（论文）管理规定、毕业论文（设计）排版打印格式的要求。论文的具体要求是：设计方案合理、理论准确、理论分析和技术分析充分、实验（试验）和计算的方法正确、各方面的数据可靠、图表规范清晰、文字表述的语言流畅简练准确；字数在8000字以上，一律按规定格式进行打印。论文内容和设计方案要杜绝抄袭别人的成果，避免和往届类似题目内容上的雷同以及网上可查阅资料内容的雷同（技术文档除外），如果需要引用别人的成果内容，一定要注明参考文献的出处。6指导教师应指导学生撰写不少于5000字的外文文章翻译。格式应符合要求。要求内容应与研究的课题相关。参考文献不少于15篇，格式规范。六、毕业答辩和成绩评定1指导教师应审阅学生毕业设计（论文），填写毕业设计（论文）评审表，“指导教师评语”应对所指导的毕业设计（论文）质量以及学生工作态度作出全面评价，包括以下内容：对选题及研究成果的评价（选题及研究成果的意义，理论上创新性、科学性，应用上应用范围、可行程度、效果或效益等）；论文（设计）写作（论据的充分性、论证的逻辑性、书面表达能力、文面规范程度）；独立解决实际问题的能力；是否按要求的内容和时间，认真完成了所规定的任务（含阅读与本课题相关的文献资料，就本课题的研究进行科学实验或社会调查以及综述报告完成情况）；存在问题；依据上述评价，提出建议成绩，并明确表示是否同意答辩。2交叉评阅教师对其他教师指导的毕业设计（论文）进行评阅，并按要求写出交叉评阅评语，给出交叉评阅成绩。“评阅意见”应对学生掌握基础理论、基本技能、专业知识及综合训练的情况；学生文字表达、计算方法以及实验结果分析等方面的能力和插图（或图纸）质量；学生完成课题过程中的创新能力及工作质量；毕业设计（论文）资料的规范性、完整性等填写审查意见、给出建议成绩，同时还应对学生是否可以进行答辩提出意见。3由答辩小组和答辩委员会进行毕业设计（论文）的答辩和成绩评定。按要求填写毕业论文（设计）答辩评分表，“答辩情况记录”应简明记载答辩提问及回答内容，不能简单填写“回答正确”等类似文字。“答辩评语”应对回答问题的正确性，对所研究课题的了解程度，答辩人的思维能力、综合表达能力，基本理论和基本概念的掌握程度等作出评价。“答辩成绩”只针对答辩情况评定成绩。 另外，每个答辩小组将小组答辩（综合评价）成绩末位10%的学生提交到各系进行二次答辩。二次答辩小组由系主任及每个答辩小组组长组成。二次答辩小组将小组答辩（综合评价）成绩末位20%的学生提交到学院进行最终答辩。学院（最终）答辩小组由学院教学副院长及各系主任组成。这次答辩的（综合评价）成绩作为确定这部分学生的最终成绩。4答辩小组应综合指导教师和评阅教师意见，结合答辩小组成员在毕业论文（设计）评分表评定的成绩，填写毕业论文（设计）评审表中答辩小组评语，并给出毕业论文（设计）最终成绩。“答辩小组评语”是对毕业论文（设计）质量和答辩情况综合评审后所作出的评定性结果，具有权威性和终结性。应包括以下内容：对选题及研究成果的评价（主要是选题及研究成果的意义；理论上创新性、科学性；应用上应用范围、可行程度、效果或效益等）；论文写作（论据的充分性、论证的逻辑性、书面表达能力、文面规范程度）；论文答辩（回答问题的正确性，对所研究课题的了解程度，答辩人的思维能力、综合表达能力，基本理论和基本概念等）。在以上评价的基础上，给出评定成绩。答辩评语要明确成绩和缺点，要避免千篇一律，要与成绩等级相吻合。七、毕业论文（设计）总结与统计1各系应对本专业毕业设计（论文）工作进行认真总结，总结内容包括：（1）基本情况：答辩人数，未能如期答辩学生及其原因，成绩分布及其原因等；（2）在毕业论文（设计）工作过程中执行学校规定和要求的情况；（3）结合专业特点、制定具体措施及执行效果；（4）存在问题及改进措施。2各系应对本专业毕业设计（论文）进行统计，填报以下统计资料：（1）毕业设计（论文）选题分析；（2）毕业设计（论文）质量分析 ；（3）毕业设计（论文）情况汇总表；（4）毕业设计（论文）成绩统计分析表。（5）毕业设计（论文）工作总结八、校级优秀毕业设计（论文）推荐1认真做好向学校优秀毕业设计（论文）的推荐、审定工作，评选出的优秀毕业设计（论文）比例不超过本专业本届毕业设计（论文）总数的3-5%。2拟推荐的优秀毕业论文（设计），应认真填写毕业设计（论文）推荐表（一式二份），并将连同毕业设计（论文）原件和5000字左右适合发表格式的电子文档报送教务处审批。九、材料归档按要求整理归档材料，包括毕业设计（论文）任务书、开题报告、答辩评分表、评审表、毕业设计（论文）简介、毕业论文、及各种材料的电子文档（光盘）等。十、本细则自发文之日起实施，由学院教学指导委员会负责解释。 大学 2006年6月大学优秀毕业论文评选办法毕业设计（论文）是实现人才培养目标的重要教学环节，是评价学院教学质量和人才培养质量的重要依据。为发挥毕业设计（论文）在培养学生独立分析问题与解决问题的能力、科研能力、实践能力、创新能力和促使学生掌握工程设计、撰写报告的基本方法，展示我院毕业环节的教学成果，鼓励表彰优秀学生和指导教师。特制定本办法。1. 评选范围、数量1）评选范围：大学本科应届毕业生的毕业论文。2）评选数量：本科毕业生人数的12%。2. 组织机构与工作职责院里成立毕业论文评优委员会，委员会应由7-9名具有高级职称的人员组成，其中必须包含教学督导员。各系推荐优秀毕业论文侯选人名单，院毕业论文评优委员会负责组织侯选人进行评审，并最终确定优秀毕业论文名单。3. 优秀毕业论文的评选条件（1）成绩必须在90分以上的毕业设计（论文）（2）具有一定的创新性或具有一定的实用（参考）价值；（3）选题科学，数据资料真实、完整；（4）较好地体现了本专业基本理论、基本知识和基本技能的综合应用；（5）设计（论文）完整、规范，表明学生已掌握工程设计和理论研究的基本方法，并展现了作者的设计或分析问题思路和创新理念，体现了对知识掌握和运用的熟练程度，设计方案具有应用价值或论文具有理论价值；（6）毕业设计（论文）应显示出作者具有综合运用多学科理论、知识的能力，具有一定的科研能力、创新能力和学术水平。4. 评选程序及办法在各系组织答辩后推选出90分以上的毕业设计（论文），经院毕业设计（论文）评优委员会评审确定，并将评选结果公示。各系在评优时，应在不突破总指标的前提下，以毕业论文的质量为依据，不按专业分配指标。5. 奖励办法院里将对获得优秀毕业论文的学生及指导教师颁发荣誉证书。附件一 毕业设计评分表附件二 毕业论文评分表 大学2006年5月15日附件一毕 业 设 计 评 价 表（试行）专业 学号 姓名 毕业设计题目：评 价 项 目分值得分选题质量01选题符合专业培养目标，体现综合训练基本要求2002题目难易度03题目工作量04题目与生产，科研，实验室建设等实际的结合程度能力水平05综合运用知识的能力（论文（设计）涉及学科范围，内容深广度及问题难易度）6006应用文献资料的能力07实验（设计）能力08计算能力（数据运算与处理能力等）09外文应用能力10计算机应用能力11对实验结果的分析能力（或综合分析能力，技术经济分析能力）成果质量12插图（或图纸）的质量13论文（或设计说明书）撰写水平14论文（或设计）的实用性与科学性15论文（或设计）规范化程度（论文（或设计）栏目齐全合理，SI制的使用等）16创见性（只分“有”或“无”）评阅与答辩15评阅与答辩（是否指导教师和论文评阅人评阅意见，答辩委员会意见以及成绩评定是否恰当等） 20总成绩 年 月 日（仅供参考）附件二毕 业 论 文 评 价 表（试行）专业 学号 姓名 毕业论文题目评 价 项 目分值得分选题质量01选题符合专业培养目标，体现综合训练基本要求2002题目难易度03题目工作量04理论意义或实际价值能力水平05查阅文献资料能力6006综合运用知识能力07研究方案的设计能力08研究方向和手段的运用能力09外文应用能力成果质量10文题相符11写作水平12写作规范13篇幅14成果的理论或实际价值评阅与答辩15评阅与答辩（有否指导教师和论文评阅人评阅意见，答辩委员会意见以及成绩评定是否恰当等）20总成绩 年 月 日 （仅供参考）毕业论文的写作与排版本科生毕业论文是学生在毕业前提交的一份具有一定科研价值和实用价值的学术论文。它是本科学生开始从事工程设计、科学实验和科学研究的初步尝试，是学生在教师的指导下，所取得成果的科学表述，是学生毕业及学位资格认定的重要依据。毕业论文撰写是本科生培养过程的基本训练之一，其撰写应符合国家及各专业部门制定的有关标准，符合汉语语法规范。学生应在完成毕业设计要求的基础上撰写毕业论文。毕业论文应反映出学生能够准确地掌握大学阶段所学的专业基础知识，基本学会综合运用所学知识进行科学研究的方法，对从事的设计内容和所研究的题目有一定的心得体会。1 毕业论文的写作毕业论文包括题目、摘要、关键词、目录、正文、参考文献和附录等几部分。1.1 题目题目是毕业论文最重要内容的概括，应该简短、明确，论文题目不超过25汉字。读者通过标题，能大致了解文章的内容、专业的特点和学科的范畴。1.2 摘要摘要是毕业论文主要内容的提要，应该扼要叙述本论文的主要内容、特点，文字要精炼，是一篇具有独立性和完整性的短文，应包括本论文的主要成果和结论性意见、突出论文的创造性和新见解。论文摘要的字数一般不超过500汉字。一般还要有对应的英文摘要。论文摘要是论文的缩影，是检索论文的主要方法之一，也是学术期刊是否收录论文的关键内容。摘要不是目录，并要避免将摘要写成目录式的内容介绍。1.3 关键词关键词是供检索用的主题词条，应采用能覆盖论文主要内容的通用技术词条，一般列35个。关键词是从论文的题目、摘要和正文中选取出来的，是对表述论文的中心内容有实质意义的词汇。关键词是用作计算机系统标引论文内容特征的词语，便于信息系统汇集，以供读者检索。1.4 目录目录通常独立成页，包括论文中全部章、节的标题及页码。1.5 正文正文是毕业论文的核心内容，包括前言、主体、结论三大部分。正文字数不能少于8000汉字、一般也不要超过2万汉字（包括标点符号、图表等）。1.5.1 前言前言又称引言、序言、导言、导论等，用在论文的开头。前言一般要说明论文工作的选题目的、背景和意义，概括地写出作者的研究工作。前言要紧扣主题，简洁明确。前言还可以综合评述前人工作和进行现状分析，本人将有哪些补充、纠正或发展，还可以简单介绍研究方法。前言只是论文的开头，一般不必写前言这个标题。1.5.2 主体主体是论文的主要部分，应该结构合理，层次清楚，重点突出，文字简练、通顺。以科学研究为主的毕业论文，要以充分有力的材料阐述自己的观点及其论据，重点论述作者的研究方法和研究成果。以毕业设计为主的毕业论文，应该简单介绍毕业设计的软硬件环境，采用的程序、工具等；要重点论述自己的毕业设计工作，采用的新技术、新方法，解决的理论或技术难题；最后给出所编写完成的程序的功能，毕业设计达到的技术指标或设计结论等。正文中可以采用图形、表格等形式辅助论述观点或描述设计过程，适当采用程序界面、关键源程序段，并结合设计任务或研究工作进行说明；但不要大量地粘贴图形和源程序（这些可以作为附录）。1.5.3 结论结论是对整个论文主要成果的归纳，要突出设计（论文）的创新点，以简练的文字对论文的主要工作进行评价，并做到首尾对照；结论部分一般还要写对课题研究的展望，提及进一步探讨的问题或可能解决的途径等。结论部分作为新的段落，可以用空行分隔论文主体，不必写结论这个标题。如果结论部分内容很多，也可以设置结论作为一个标题。1.6 致谢（可选）对指导教师和给予指导或协助完成论文工作的组织和个人表示感谢。内容应简洁明了、实事求是，避免俗套。1.7 参考文献参考文献是毕业设计和撰写论文过程中研读的一些文章或资料。要按照论文中引用的先后顺序，（另起一页）编号罗列。参考文献是论文不可缺少的组成部分。它反映论文的取材来源、材料的广博程度。论文中引用的文献应以近期发表的与论文工作直接有关的学术期刊类文献为主。罗列参考文献即是对引用文献作者的尊重，也是论文的有力补充。为便于读者查找，应该遵循国家的著录格式要求书写参考文献，内容要完整准确。著录项目依次是作者