基于vhdl语言的十六路彩灯控制器设计说明书.doc

1 1 引引 言言 VHDL(Very Higll Speed Integrated Circuit Hardware Description Language)即超高速 集成电路硬件描述语言。它是 20 世纪 70 年代和 80 年代初由美国国防部为其超高速集 成电 VHSIC 计划提出的，支持硬件的设计、综合、验证和测试，主要用于描述数字系 统的行为、结构、功能和接口1，也是一种应用较为广泛的 HDL 语言，能对范围广泛 的各种复杂的网络（如电路系统、印刷电路板、芯片、逻辑门等）在不同的抽象级加 以描述，而且在整个设计过程中可使用同一种语言。采用 VHDL 作为 HDL 综合设计 的优点有：标准语言，即设计者可在不同的环境（例如 MAX PLUS II）下进行设计； 仿真和综合均可采用同一种语言进行；VHDL 中提供的大量的模块资源，简化了设计 者的开发工作；由 VHDL 描述的源文件既是程序软件又可作为设计的文档。 每当夜幕降临，街上的彩灯便发出形态各异、色彩斑斓的耀眼光芒，尤其是节假日， 主要干道更是彩灯齐放，烘托出浓厚的节日气氛现代舞台上彩灯的闪烁越发引人注 目，更容易使人陶醉在欢乐的海洋中彩灯装置多种多样2，本文在设计中采用 EDA 技术，应用目前广泛应用的 VHDL 硬件电路描述语言，实现十六路彩灯控制器的设计， 利用 MAXPLUS II 集成开发环境进行综合、仿真，并下载到 CPLD 可编程逻辑器件中， 完成系统的控制作用。 1.1 课程设计背景课程设计背景 随着电子技术的发展 , 应用系统向着小型化、 快速化、大容量、重量轻的方向发 展 ，EDA (Electronic Design Automatic) 技术的应用引起电子产品及系统开发的革命性 变革。VHDL 语言作为可编程逻辑器件的标准语言描述能力强, 覆盖面广，抽象能力 强, 在实际应用中越来越广泛。在这个阶段，人们开始追求贯彻整个系统设计的自动化， 可以从繁重的设计工作中彻底解脱出来，把精力集中在创造性的方案与概念构思上， 从而可以提高设计效率，缩短产品的研制周期。整个过程通过 EDA 工具自动完成， 大大减轻了设计人员的工作强度，提高了设计质量，减少了出错的机会。VHDL 是美 国国防部提出的一种经过标准化认证的硬件描述语言，使用 VHDL 语言进行硬件设计 有如下特点：将一项工程设计（或称设计实体）分成外部（或称可视部分，即端口） 和内部（或称不可视部分） ，即设计实体的内部功能和算法完成部分。本文介绍应用 2 美国 ALTERA 公司的 MAX PLUS 平台，使用 VHDL 硬件描述语言实现的十 六路彩灯控制系统。 1.2 课程设计目的课程设计目的 当前电子系统的设计正朝着速度快、容量大、体积小、质量轻、用电省的方向发 展。推动该潮流发展的决定性因素之一就是使用了现代化的设计工具。EDA4是电子 设计自动化（Electronic Design Automation）的缩写，在 20 世纪 60 年代中期从计算机 辅助设计（CAD） 、计算机辅助制造（CAM） 、计算机辅助测试（CAT）和计算机辅助 工程（CAE）的概念发展而来的。 利用 EDA 工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量 工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出 IC 版图 或 PCB 版图的整个过程的计算机上自动处理完成。EDA 现已广泛用于机械、电子、通 信、航空航天、化工、矿产、生物、医学和军事等众多领域的设计和制造。 作为通信专业的学生，通过这次 EDA 方面的课程设计，可以提高我们对 EDA 领 域及通信电路设计领域的认识，有利于培养我们在通信电路 EDA 方面的设计能力。一 人一题特别有利于锻炼我们独立分析问题和解决问题的能力。设计过程的复杂加老师 的严格要求有益于培养我们严谨的工作作风。 3 2 理论基础理论基础 2.1 EDA 技术及发展技术及发展 20 世纪末，数字电子技术得到飞速发展，有力地推动了社会生产力的发展和社会 信息化的提高。在其推动下，数字电子技术的应用已经渗透到人类生活的各个方面。 从计算机到手机，从数字电话到数字电视，从家用电器到军用设备，从工业自动化到 航天技术，都尽可能采用数字电子技术。 EDA 技术就是依靠功能强大的电子计算机，在 EDA 工具软件平台上，对以硬件 描述语言 HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件， 自动地完成逻辑化简、编译、综合、优化、仿真，直至下载到可编程逻辑器件 CPLD/FPGA 或专用集成电路 ASIC（Application Specific Integrated Circuit）芯片中，实 现既定的电子电路设计功能.EDA 的优点: 使得电子电路设计者的工作仅限于利用硬件 描述语言和 EDA 软件平台来完成对系统硬件功能的实现；极大地提高了设计效率；减 少设计周期；节省设计成本。 EDA 的发展历经三个阶段： CAD（Computer Aided Design） 、CAE（Computer Aided Engineering） 、EDA（Electronic Design Automation） CAD：计算机辅助设计。EDA 技术发展的早期阶段，主要借助计算机对所设计的 电路进行一些模拟和预测，辅助进行集成电路版图编辑、印刷电路板 PCB（Printed Circuit Board）布局布线等简单的版图绘制等工作。 CAE：计算机辅助工程设计。在 CAD 的工具逐步完善的基础上发展起来的，尤其 是人们在设计方法学、设计工具集成化方面取得了长足的进步，利用计算机建立各种 设计单元库，大大提高了工作效率。20 世纪 90 年代以来，微电子工艺水平已经达到了 65 纳米级在一个芯片上已经可以集成上百万乃至数亿只晶体管，芯片速度达到了吉比 特/秒量级，百万门以上的可编程逻辑器件陆续面世，对电子设计的工具提出了更高的 要求，提供了广阔的发展空间。 EDA：电子设计自动化设计。前期将设计师的高层次设计由工具来完成，如可以 将用户要求转换为设计技术规范，有效处理可用资源与理想设计目标之间的矛盾按具 4 体的的硬件、软件和算法分解设计等。设计师可以在不太长的时间内使用 EDA 工具， 通过一些简单标准化的设计过程，利用微电子厂家提供的设计库来完成数万门 ASIC 和 集成系统的设计与验证。 EDA 以系统级设计为核心，包括系统行为级描述与结构综合，系统仿真与测试验 证，系统划分与指标分配，系统决策与文件生成等一整套的电子系统设计自动化工具。 不仅具有电子系统设计的能力，而且能提供独立于工艺和厂家的系统级设计能力，具 有高级抽象的设计构思手段。提供方框图、状态图和流程图的编辑能力，具有适合层 次描述和混合信号描述的硬件描述语言(如 VHDL、AHDL 或 Verilog-HDL)，同时含有 各种工艺的标准元件库。 EDA 设计流程如图 1.1 所示： 图图 1.1 EDA 设计流程图设计流程图 用 VHDL 硬件描述语言的形式来进行数字系统的设计方便、灵活，利用 EDA 软 件进行编译、优化、仿真极大地减少了电路设计时间和可能发生的错误，降低了开发 的成本，这种设计方法已成为当今数字系统设计的潮流3。 2.2VHDL 语言概述语言概述 电子设计自动化（EDA）的关键技术之一是要求用形式化方法来描述数字系统的 硬件电路。VHDL 硬件描述语言在电子设计自动化中扮演着重要的角色，他是 EDA 技术研究的重点之一。 硬件描述语言是 EDA 技术的重要组 5 成部分，VHDL 是作为电子设计主流硬件描述语言，VHDL（Very High Speed Integrated Circuit Hardware Description Language）于 1983 年由美国国防部发起创建， 由 IEEE 进一步发展并在 1987 年作为 IEEE 标准 10760 发布。因此，VHDL 成为硬件 描述语言的业界标准之一。VHDL 作为 IEEE 的工业标准硬件描述语言，得到众多 EDA 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。VHDL 语言 具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大 大简化了硬件设计任务，提高了设计效率和可靠性，使用 VHDL 语言，可以就系统的 总体要求出发，自上而下地将设计内容细化，最后完成系统硬件的整体设计。一个完 整的 VHDL 程序包括以下几个基本组成部分：实体（Entity） ，结构体（Architecture） ， 程序包（Package） ，库（Library） 。其中，实体是一个 VHDL 程序的基本单元，由实体 说明和结构体两部分组成，实体说明用于描述设计系统的外部接口信号；结构体用于 描述系统的行为，系统数据的流程或系统组织结构形式。程序包存放各设计模块能共 享的数据类型，常数，子程序等。库用于存放已编译的实体，机构体，程序包及配置。 VHDL 语言的编译环境有不同的版本，我们应用的是 Altera 公司的 Maxplus 软件， 它的操作顺序如下：使用 TEXTEDITOR 编写 VHDL 程序使用 COMPILER 编译 VHDL 程序；使用 WAVE2FORMEDITOR，SIMULAROT 仿真实验；使用 TIMINGANALTZER 进行芯片的时序分析；用 FLOORPLANEDITOR 锁定芯片管脚位 置；使用 PROGRAMMER 将编译好的 VHDL 程序下载到芯片中。 VHDL 进行工程设计的优点是显而易见的： （1）与其他的硬件描述语言相比，VHDL 具有更强的行为描述能力，从而决定了 他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结 构，从逻辑行为上描述和设计大规模电子系统的重要保证。 （2）VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设 计系统的功能可行性，随时可对设计进行仿真模拟。 （3）VHDL 语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解 和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人 甚至多个代发组共同并行工作才能实现。 （4）对于用 VHDL 完成的一个确定的设计，可以利用 EDA 工具进行逻辑综合和 优化，并自动的把 VHDL 描述设计转变成门级网表。 （5）VHDL 对设计的描述具有相对独 6 立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而 进行独立的设计。 （6）用 VHDL 语言编写的源程序便于文档管理，用源代码描述来进行复杂控制 逻辑的设计，既灵活方便，又便于设计结果的交流、保存和重用。 在 VHDL 语言中，状态机有两种：莫尔型和米勒型。 莫尔型状态机的输出仅是状态向量的函数，输出信号只和状态机所处的状态有关。 图 2.1 如下： CLKOUTPUTS INPUTS RES 组合逻辑 1 寄存器 组合逻辑 2 图图 2.1 莫尔型状态机模型莫尔型状态机模型 米勒型状态机的输出变化要领先一个时钟周期，它的输出既和当前状态有关，又 和所有输入信号有关。换句话说，在米勒型状态机中一旦输入信号发生变化或者状态 发生变化，输出新好多将随之发生变化。图 2.2 如下： OUTPUTS CLK RES INPUTS 组合逻辑 1 寄存器 图图 2.2 米勒型状态机模型米勒型状态机模型 由于本设计的状态变化与输入信号有关，所以采用米勒型状态机。较好的解决了 五种状态（复位状态，测试状态，设置状态，烹调状态，完成状态）之间的转化。程 序中，首先使控制器处于复位状态，此时把所有信号清零，再根据输入信号转换状态。 综上所述，VHDL 语言的极强的行为描述能力和丰富的仿真语句及库函数，决定 7 了它具有支持大规模设计的分析和已有设计的再利用功能 5 和功能 6，用 VHDL 完成 一个确定的设计，可以利用 EDA 工具进行逻辑综合和优化，并自动把 VHDL 描述设 计转变成门级网表。这种方式突破了门级设计的瓶颈，极大地减少了电路设计的时间 和可能发生的错误，降低了开发成本。 VHDL 的设计流程如下： 1设计规范的定义。明确设计的目的，进行设计的总体规划。分析设计要求，以 及自己要达到的设计目的和目标。 2采用 VHDL 进行设计描述。这部分包括设计规划和程序的编写。设计规划主要 包括设计方式的选择及是否进行模块划分。设计方式一般包括直接设计，自顶向下和 自底向下设计。 3VHDL 程序仿真。对于某些人而言，仿真这一步似乎是可有可无的。但是对于 一个可靠的设计而言，任何设计最好都进行仿真，以保证设计的可靠性。另外，对于 作为一个独立的设计项目而言，仿真文件的提供足可以证明你设计的完整性。 4综合、优化和布局布线。综合指的是将设计描述转化成底层电路的表示形式， 其结果是一个网表或者是一组逻辑方程；优化，这个主要是为了提高程序的执行效率 及减少资源的利用；布局布线，指的是将逻辑关系转化成电路连接的方式。 5仿真。这一步主要是为了确定你的设计在经过布局布线之后，是不是还满足你 的设计要求。 2.3 Max Plus II 概述概述 Max Plus II 是美国 Altera 公司开发的软件，它具有操作系统的程序界面，采用全 菜单操作和鼠标操作方式，是一个完全集成化，易学易用的可编程逻辑设计环境。它 提供了功能强大，直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于 各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、触发器等） ，宏功 能元件（包含了几乎所有 74 系列的器件）以及功能强大、性能良好的类似于核的兆功 能块库，但更为重要的是它提供了使用方便，精度良好的时序仿真器，能够对系统中 任一元件的功能进行精确的时序仿真，精度达 0.1ns，非常准确。 Max Plus II 开发系统是一个完全集成化、易学易用的可编程逻辑器件设计和开发 系统，它提供了一种真正与结构无关的可编程逻辑设计环境。它所提供的灵活性和高 效性是无可比拟的，其丰富的图形界面，辅之以完整的、可即时访问的在线文档，使 设计人员能够轻松、愉快地掌握和使用 Max Plus II 软件。Max Plus II 支持灵活多样的 8 输入方式：原理图输入、硬件描述语言输入、波形输入，以及层次设计输入。 Max Plus II 的设计输入、处理和校验功能全部集成在统一的开发环境下，这样可 以加快动态调试进程。它提供丰富的库单元供设计者使用，包括 74 系列的全部器件、 多种特殊的逻辑宏功能（macro-function）和参数化功能模块（LPM: Library of Parameterized Modules） ，但更为重要的是 Max Plus II 还提供了原理图输入多层次设计 功能，使得用户能设计更大规模的电路系统，以及使用方便、精度良好的时序仿真器。 与传统的数字电路实验相比，Max Plus II 提供灵活多样的层次化输入设计功能，具有 显著的优势： 1能进行任意层次的数字系统设计。传统的数字电路实验只能完成单一层次的设 计，使设计者无法了解和实现多层次的硬件数字系统设计； 2对系统中的任一层次或任一元件的功能进行精确的时序仿真，精度达 0.1ns， 因此能发现对系统可能产生不良影响的竞争冒险现象； 3通过时序仿真，能迅速定位电路系统的错误所在，并随时纠正； 4能对设计方案进行随时更改，并储存设计过程中所有的电路和测试文件入档； 5通过编译和下载，能在 FPGA 或 CPLD 上对设计项目随时进行硬件测试验证； 6如果使用 FPGA 和配置编程方式，将不会有器件损坏和损耗问题； 7符合现代电子设计技术规范。传统的数字电路实验利用手工连线的方法完成元 件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可， 而不必顾及引线长短，粗细弯曲方式，可能产生的分布电感和电容效应，以及电磁兼 容性等等十分重要的问题。 Max Plus II 还提供设计校验的仿真器，其中包括功能仿真和时序仿真。仿真器的 灵活性很强电路设计完成后，需要验证电路设计的逻辑功能是否正确。这是一项简单 的逻辑检查，可采用功能仿真，这对于初步的逻辑功能检测非常方便。功能检查完成 后，可进行时序仿真。Max Plus II 的时序分析程序可以计算点到点的器件延时，确定 器件引脚上的建立时间和保持时间要求，还可计算最高时钟频率。 用 Max Plus II 软件进行逻辑设计的步骤包括： 1根据所选课题的任务和设计指标要求，确定总体设计方案，画出总体方案的系 统框图； 2进行底层单元电路分析及输入设计、编译、仿真； 3利用已编译正确的底层单元电路模块，画出顶层电路的原理图 ，进行编译调 试和仿真测试； 9 4撰写设计报告。 Max Plus II 的设计流程可以用如下图 2.3 所示： 图形成 VHDL 编 辑器 编译 网表 提取 数据 库建 立 逻辑 综合 逻辑 分割 匹配延时 网表 提取 编辑 文件 汇编 编辑 器 图图 2.3 Max Plus II 设计流程设计流程 从图 2.3 可清晰了解到 Max Plus II 提供了一种与结构无关的设计环境，使设计者 能方便地进行设计输入、快速处理和器件编程。他包括设计输入编辑、编译网表提取、 数据库建立、逻辑综合、逻辑分割、适配、延时网表提取、编辑文件汇编以及编程下 载 9 个步骤。 10 1 设计说明书 6 逻辑综合2 建立 VHDL 行为模块型 7 测试向量生成 3 VHDL 行为仿真 8 功能仿真4 VHDL-RTL 级建模 5 前端功能仿真 设计完成 11 硬件测试 9 结构综合 10 门级时序仿真 3 十六路彩灯控制器详细设计十六路彩灯控制器详细设计 在 21 世纪的今天，汽车已经逐渐为越来越多的人们所拥有，在家庭中的普及率不 断提高，大大的方便了我们的生活。汽车尾灯由六支只 LED 灯组成，它是汽车电子电 路系统的重要组成部分。.本文采用 EDA 技术，利用 Max Plus II 工作平台和 VHDL 设计语言，设计了一个十六路彩灯控制器芯片，该芯片具有六种花型循环变化，有清 零开关，并且可以选择快慢两种节拍的功能。 3.1 设计方案设计方案 用 VHDL 进行设计，首先应该理解，VHDL 语言是一种全方位硬件描述语言， 包括系统行为级，寄存器传输级和逻辑门级多个设计层次。应充分利用 VHDL“自顶向 下”的设计优点以及层次化的设计概念，层次概念对于设计复杂的数字系统是非常有用 的，它使得我们可以从简单的单元入手，逐渐构成庞大而复杂的系统。应用 VHDL 进 行自顶向下的设计，是采用可完全独立于目标器件芯片物理结构的硬件描述语言。就 是使用 VHDL 模型在所有综合级别上对硬件设计进行说明、建模和仿真测试。其设计 流程如图 3.1 所示： 11 图图 3.1 VHDL 自顶向下设计流程自顶向下设计流程 基于可编程逻辑器件 CPLD/FPGA 的芯片，使用硬件描述语言（VHDL）设计一 个十六路彩灯控制器芯片，并进行计算机仿真和编程下载。要求该十六路彩灯控制器 芯片能够实现如下功能：六种花型循环变化，有清零开关，并且可以选择快慢两种节 拍的功能。 本文设计一个十六路彩灯控制器，六种花型循环变化，有清零开关，并且可以选 择快慢两种节拍根据系统设计要求可知，整个系统共有三个输入信号：控制彩灯节 奏快慢的基准时钟信号 CLKIN，系统清零信号 CLR，彩灯节奏快慢选择开关 CHOSEKEY；共有 16 个输出信号 LED15 0，分别用于控制十六路彩灯根据以 上设计要求，我们可将整个彩灯控制器 CDKZQ 分为两大模块：时序控制电路 SXKZ 和显示控制电路 XSKZ， 整个十六路彩灯控制系统设计的模块图如图 3.2 所示： 图图 3.2 十六路彩灯控制器图十六路彩灯控制器图 该框图的实现功能如下： CHOSEKEY 是彩灯节奏快慢选择开关，高电平有效，用于选择彩灯节奏的快慢。 CLKIN 是控制彩灯节奏快慢的基准时钟信号，任意频率的脉冲，作为时钟信号 使用。 CLR 是系统清零信号，高电平有效，用于恢复系统的原始状态。 LED15 0是 16 个输出信号，高电平有效，分别用于显示不同控制情况下十六 路彩灯显示状态。 3.2 设计原理设计原理 系统的工作原理如下：时序控制电路 SXKZ 根据输入信号 CLK IN，CLR，CHOSEKEY 产生符合一定要求的、供显示控制电路 XSKZ 使用的控制时 钟信号，而显示控制电路 XSKZ 则根据时序控制电路 SXKZ 输入的控制时钟信号，输 出 6 中花型循环变化的、控制十六路彩灯工作的控制信号，这些控制信号加上驱动电 路一起控制彩灯工作。 12 3.3 模块设计模块设计 （1）时序控制电路 SXKZ 模块 在设计时序控制电路 SXKZ 模块时，可利用数器来产生所需的控制时钟信号 CLK。具体过程是这样的，在 CLKIN 作用下，计数器开始计数，当计数器过到分 频值时，对计数器进行清零，同时使输出信号反相，从而实现对 CLKIN 的分频。 时序控制电路 SXKZ 模块的设计思路如下图 3.3 所示： 图图 3.3 时序控制电路时序控制电路 SXKZ 模块设计图模块设计图 其中 CHOSEKEY 是彩灯节奏快慢选择开关，用于选择彩灯节奏的快慢。 CLKIN 是控制彩灯节奏快慢的基准时钟信号，任意频率的脉冲，作为时钟信号使用。 CLR 是系统清零信号，低电平有效，用于恢复系统的原始状态。CLK 是输出信号，高 电平有效。 时序控制电路 SXKZ 模块的 VHDL 程序主要代码如下： BEGIN IF CLR=1 THEN /当 CLR=1时清零，否则正常工作 CLLK 14 FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER FLOWER=F6; CURRENT_STATE=S1; /当前状态是 S6 时,输出为 F6, 下一状态为 S1 END CASE; END IF; END PROCESS; LED=FLOWER; END ARCHITECTURE ART; /结构体结束 25 附录附录 3:整个电路系统的整个电路系统的 VHDL 源程序清单源程序清单 /CDKZQ.VHD /命名 CDKZQ VHD 文件 LIBRARY IEEE; /库说明语句 USE IEEE.STD_LOGIC_1164.ALL; /程序包说明语句 ENTITY CDKZQ IS PORT(CLK_IN:IN STD_LOGIC; /输入信号 CLK-IN CLR:IN STD_LOGIC; /输入信号 CLR CHOSE_KEY:IN STD_LOGIC; /输入信号 CHOSE-KEY LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);/输出信号 LED（150） END ENTITY CDKZQ; /实体部分 ARCHITECTURE ART OF CDKZQ IS /结构体的开始 COMPONENT SXKZ IS PORT(CHOSE_KEY:IN STD_LOGIC; CLK_IN:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK:OUT STD_LOGIC); END COMPONENT SXKZ; /SXKZ 组件 COMPONENT XSKZ IS PORT(CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0); END COMPONENT XSKZ; /XSKZ 组件 SIGNAL S1:STD_LOGIC; /信号 S1 为 SXKZ 的输出信号同时为 XSKZ 的输入信号 BEGIN U1:SXKZ PORT MAP(CHOSE_KEY,CLK_IN,CLR,S1); U2:XSKZ PORT MAP(S1,CLR,LED); END ARCHITECTURE ART; /结构体的结束 14 大学本科生毕业设计（论文）撰写规范 本科生毕业设计（论文）是学生在毕业前提交的一份具有一定研究价值和实用 价值的学术资料。它既是本科学生开始从事工程设计、科学实验和科学研究的初步 尝试，也是学生在教师的指导下，对所进行研究的适当表述，还是学生毕业及学位 资格认定的重要依据。毕业论文撰写是本科生培养过程中的基本训练环节之一，应 符合国家及各专业部门制定的有关标准，符合汉语语法规范。指导教师应加强指导， 严格把关。 1、论文结构及要求 论文包括题目、中文摘要、外文摘要、目录、正文、参考文献、致谢和附录等 几部分。 1.1 题目 论文题目应恰当、准确地反映论文的主要研究内容。不应超过 25 字，原则上 不得使用标点符号，不设副标题。 1.2 摘要与关键词 1.2.1 摘要 本科生毕业设计（论文）的摘要均要求用中、英两种文字给出，中文在前。 摘要应扼要叙述论文的研究目的、研究方法、研究内容和主要结果或结论，文 字要精炼，具有一定的独立性和完整性，摘要一般应在 300 字左右。摘要中不宜使 用公式、图表，不标注引用文献编号，避免将摘要写成目录式的内容介绍。 1.2.2 关键词 关键词是供检索用的主题词条，应采用能覆盖论文主要内容的通用技术词条 （参照相应的技术术语标准） ，一般列 35 个，按词条的外延层次从大到小排列， 应在摘要中出现。 1.3 目录 目录应独立成页，包括论文中全部章、节的标题及页码。 15 1.4 论文正文 论文正文包括绪论、论文主体及结论等部分。 1.4.1 绪论 绪论一般作为论文的首篇。绪论应说明选题的背景、目的和意义，国内外文献 综述以及论文所要研究的主要内容。 文管类论文的绪论是毕业论文的开头部分，一般包括说明论文写作的目的与意 义，对所研究问题的认识以及提出问题。绪论只是文章的开头，不必写章号。 毕业设计（论文）绪论部分字数不多于全部论文字数的 1/4。 1.4.2 论文主体 论文主体是论文的主要部分，要求结构合理，层次清楚，重点突出，文字简练、通顺。 论文主体的内容要求参照大学本科生毕业设计（论文）的规定第五章。 论文主体各章后应有一节“本章小结” 。 1.4.3 结论 结论作为单独一章排列，但不加章号。 结论是对整个论文主要成果的归纳，要突出设计（论文）的创新点，以简练的 文字对论文的主要工作进行评价，一般为 4001 000 字。 1.5 参考文献 参考文献是论文不可缺少的组成部分，它反映了论文的取材来源和广博程度。 论文中要注重引用近期发表的与论文工作直接有关的学术期刊类文献。对理工类论 文，参考文献数量一般应在 15 篇以上，其中学术期刊类文献不少于 8 篇，外文文 献不少于 3 篇；对文科类、管理类论文，参考文献数量一般为 1020 篇，其中学 术期刊类文献不少于 8 篇，外文文献不少于 3 篇。 在论文正文中必须有参考文献的编号，参考文献的序号应按在正文中出现的顺 序排列。 产品说明书、各类标准、各种报纸上刊登的文章及未公开发表的研究报告（著 名的内部报告如 PB、AD 报告及著名大公司的企业技术报告等除外）不宜做为参考 文献引用。但对于工程设计类论文，各种标准、规范和手册可作为参考文献。 引用网上参考文献时，应注明该文献的准确网页地址，网上参考文献不包含在 上述规定的文献数量之内。 16 1.6 致谢 对导师和给予指导或协助完成论文工作的组织和个人表示感谢。内容应简洁明 了、实事求是，避免俗套。 1.7 附录 如开题报告、文献综述、外文译文及外文文献复印件、公式的推导、程序流程图、图 纸、数据表格等有些不宜放在正文中，但有参考价值的内容可编入论文的附录中。 基于 VHDL 语言的十六路彩灯控制器设计 第 17 页 共 50 页 17 2、论文书写规定 2.1 论文正文字数 理工类 论文正文字数不少于 20 000 字。 文管类 论文正文字数 12 00020 000 字。其中汉语言文学专业不少于 7 000 字。 外语类 论文正文字数 8 00010 000 个外文单词。 艺术类 论文正文字数 3 0005 000 字。 2.2 论文书写 本科生毕业论文用 B5 纸计算机排版、编辑与双面打印输出。 论文版面设置为：毕业论文 B5 纸、纵向、为横排、不分栏，上下页边距分别为 2.5cm 和 2cm，左右页边距分别为 2.4cm 和 2cm，对称页边距、左侧装订并装订线为 0cm、奇偶页不同、无 网格。论文正文满页为 29 行，每行 33 个字，字号为小四号宋体，每页版面字数为 957 个，行间距 为固定值 20 磅。 页眉。页眉应居中置于页面上部。单数页眉的文字为“章及标题” ；双数页眉的文字为“大学 本科生毕业设计（论文） ” 。页眉的文字用五号宋体，页眉文字下面为 2 条横线（两条横线的长度与 版芯尺寸相同，线粗 0.5 磅） 。页眉、页脚边距分别为 1.8cm 和 1.7cm。 页码。页码用小五号字，居中标于页面底部。摘要、目录等文前部分的页码用罗马数字单独编 排，正文以后的页码用阿拉伯数字编排。 2.3 摘要 中文摘要一般为 300 字左右，外文摘要应与中文摘要内容相同，在语法、用词和书写上应正确 无误，摘要页勿需写出论文题目。中、外文摘要应各占一页，编排装订时放置正文前，并且中文在 前，外文在后。 2.4 目录 目录应包括论文中全部章节的标题及页码，含中、外文摘要；正文章、节题目； 参考文献；致谢；附录。 正文章、节题目（理工类要求编写到第 3 级标题，即.。文科、管理类可视论文需要进 行，编写到 23 级标题。 ） 2.5 论文正文 2.5.1 章节及各章标题 论文正文分章、节撰写，每章应另起一页。 各章标题要突出重点、简明扼要。字数一般在 15 字以内，不得使用标点符号。标题中尽量不 用英文缩写词，对必须采用者，应使用本行业的通用缩写词。 2.5.2 层次 基于 VHDL 语言的十六路彩灯控制器设计 第 18 页 共 50 页 18 层次以少为宜，根据实际需要选择。层次代号格式见表 1 和表 2。 表 1 理工类论文层次代号及说明 层次名称示 例说 明 章第 1 章 章序及章名居中排，章 序用阿拉伯数字 节1.1 条 1.1.1 题序顶格书写，与标 题间空 1 字，下面阐 述内容另起一段 款 1.1.1.1 题序顶格书写，与标题 间空 1 字，下面阐述内 容在标题后空 1 字接排 项 (1) 题序空2 字书写，以下 内容接排，有标题者， 阐述内容在标题后空1 字 版心左边线 版心右边线 表 2 文管类论文层次代号及说明 章 节 条 款 项 一、 （一） 1. （1） 居中书写 空 2 字书写 空 2 字书写 空 2 字书写 空 2 字书写 版心左边线 版心右边线 各层次题序及标题不得置于页面的最后一行（孤行） 。 2.6 参考文献 正文中引用文献标示应置于所引内容最末句的右上角，用小五号字体。所引文献编号用阿拉伯 数字置于方括号“ ”中，如“二次铣削1” 。当提及的参考文献为文中直接说明时，其序号应该 与正文排齐，如“由文献8，1014可知” 。 经济、管理类论文引用文献，若引用的是原话，要加引号，一般写在段中；若引的不是原文只 是原意，文前只需用冒号或逗号，而不用引号。在参考文献之外，若有注释的话，建议采用夹注， 即紧接文句，用圆括号标明。 不得将引用文献标示置于各级标题处。 参考文献书写格式应符合 GB77141987文后参考文献著录规则 。常用参考文献编写项目和 顺序应按文中引用先后次序规定如下： 著作图书文献 基于 VHDL 语言的十六路彩灯控制器设计 第 19 页 共 50 页 19 序号作者书名（版次） 出版地：出版者，出版年:引用部分起止页 第一版应省略 翻译图书文献 序号作者书名（版次） 译者出版地: 出版者，出版年:引用部分起止页 第一版应省略 学术刊物文献 序号作者文章名学术刊物名年，卷（期）：引用部分起止页 学术会议文献 序号作者文章名编者名会议名称，会议地址，年份出版地，出版者， 出版年:引用部分起止页 学位论文类参考文献 序号研究生名学位论文题目出版地学校（或研究单位）及学位论文级别答 辩年份:引用部分起止页 西文文献中第一个词和每个实词的第一个字母大写，余者小写；俄文文献名第一个词和专有名 词的第一个字母大写，余者小写；日文文献中的汉字须用日文汉字，不得用中文汉字、简化汉字代 替。文献中的外文字母一律用正体。 作者为多人时，一般只列出前 3 名作者，不同作者姓名间用逗号相隔。外文姓名按国际惯例， 将作者名的缩写置前，作者姓置后。 学术会议若出版论文集者，可在会议名称后加上“论文集”字样。未出版论文集者省去“出版 者” 、 “出版年”两项。会议地址与出版地相同者省略“出版地” 。会议年份与出版年相同者省略 “出版年” 。 学术刊物文献无卷号的可略去此项，直接写“年， （期） ” 。 参考文献序号顶格书写，不加括号与标点，其后空一格写作者名。序号应按文献在论文中的被 引用顺序编排。换行时与作者名第一个字对齐。若同一文献中有多处被引用，则要写出相应引用页 码，各起止页码间空一格，排列按引用顺序，不按页码顺序。 参考文献书写格式示例见附录 1。 2.7 名词术语 科技名词术语及设备、元件的名称，应采用国家标准或部颁标准中规定的术语或名称。标准中 未规定的术语要采用行业通用术语或名称。全文名词术语必须统一。一些特殊名词或新名词应在适 当位置加以说明或注解。 文管类专业技术术语应为常见、常用的名词。 采用英语缩写词时，除本行业广泛应用的通用缩写词外，文中第一次出现的缩写词应该用括号 注明英文全文。 2.8 计量单位 物理量计量单位及符号一律采用中华人民共和国法定计量单位 （GB310031021993，见 附录 2） ，不得使用非法定计量单位及符号。计量单位符号，除用人名命名的单位第一个字母用大 写之外，一律用小写字母。 非物理单位（如件、台、人、元、次等）可以采用汉字与单位符号混写的方式，如“万 tkm” ， “t/（人a） ”等。 基于 VHDL 语言的十六路彩灯控制器设计 第 20 页 共 50 页 20 文稿叙述中不定数字之后允许用中文计量单位符号，如“几千克至 1 000kg” 。 表达时刻时应采用中文计量单位，如“上午 8 点 45 分” ，不能写成“8h45min” 。 计量单位符号一律用正体。 2.9 外文字母的正、斜体用法 按照 GB310031021986 及 GB71591987 的规定使用，即物理量符号、物理常量、变量符号 用斜体，计量单位等符号均用正体。 2.10 数字 按国家语言文字工作委员会等七单位 1987 年发布的关于出版物上数字用法的规定 ，除习惯 用中文数字表示的以外，一般均采用阿拉伯数字（参照附录 3） 。 2.11 公式 原则上居中书写。若公式前有文字（如“解” 、 “假定”等） ，文字顶格书写，公式仍居中写。 公式末不加标点。 公式序号按章编排，如第 1 章第一个公式序号为“（1-1） ” ，附录 2 中的第一个公式为（- 1）等。 文中引用公式时，一般用“见式（1-1） ”或“由公式（1-1） ” 。 公式中用斜线表示“除”的关系时，若分母部分为乘积应采用括号，以免含糊不清，如 a/(bcosx)。通常“乘”的关系在前，如acosx/b而不写（a/b）cosx。 2.12 插表 表格不加左、右边线。 表序一般按章编排，如第 1 章第一个插表的序号为“表 11”等。表序与表名之间空一格， 表名中不允许使用标点符号，表名后不加标点。表序与表名置于表上，居中排写（见附录 4） 。 表头设计应简单明了，尽量不用斜线。表头中可采用化学符号或物理量符号。 全表如用同一单位，将单位符号移到表头右上角，加圆括号（见附录 4 中的例 2） 。 表中数据应正确无误，书写清楚。数字空缺的格内加“”字线（占 2 个数字宽度） 。表内文 字和数字上、下或左、右相同时，不允许用“” 、 “同上”之类的写法，可采用通栏处理方式（见 附录 4 中的例 2） 。 表内文字说明不加标点。 文管类的插表在表下一般根据需要可增列补充材料、注解、附记、资料来源、某些指标的计算 方法等。 表内文字说明，起行空一格，转行顶格，句末不加标点。表题用五号字，表内文字及表的说明 文字均用五号字，中文用宋体。 表格容量较大，必要时表格也可分为两段或多段（这只能发生在转页时） ，转页分段后的每一 续表的表头都应重新排字，重排表头的续表上方右侧应注明（续表）字样。 2.13 插图 插图应与文字紧密配合，文图相符，技术内容正确。 2.13.1 制图标准 基于 VHDL 语言的十六路彩灯控制器设计 第 21 页 共 50 页 21 插图应符合技术制图及相应专业制图的规定。 机械工程图：采用第一角投影法，应符合附录 5 所列有关标准的规定。 电气图：图形符号、文字符号等应符合附录 6 所列有关标准的规定。 流程图：符合国家标准。 对无规定符号的图形应采用该行业的常用画法。 2.13.2 图题及图中说明 每个图均应有图题（由图号和图名组成） 。图号按章编排，如第 1 章第一图的图号为“图 1- 1”等。图题置于图下。有图注或其他说明时应置于图题之上。图名在图号之后空一格排写。引用 图应说明出处，在图题右上角加引用文献编号。图中若有分图时，分图号用 a)、b)等置于分图之 下。 图中各部分说明应采用中文（引用的外文图除外）或数字项号，各项文字说明置于图题之上 （有分图题者，置于分图题之上） 。 图题用五号字，图内文字及说明均用五号字，中文用宋体。 2.13.3 插图编排 插图与其图题为一个整体，不得拆开排写于两页。插图应编排在正文提及之后，插图处的该页 空白不够排写该图整体时，则可将其后文字部分提前排写，将图移到次页最前面。 2.13.4 坐标单位 有数字标注的坐标图，除无单位者（如标示值）之外，必须注明坐标单位。 2.13.5 论文中照片图及插图 毕业论文中的照片图均应是原版照片粘贴（或数码像机图片） ，照片可为黑白或彩色，应主题 突出、层次分明、清晰整洁、反差适中。照片采用光面相纸，不宜用布纹相纸。对金相显微组织照 片必须注明放大倍数。 毕业论文中的插图不得采用复印件。对于复杂的引用图，可采用数字化仪表输入计算机打印出 来的图稿。 2.14 附录 理工类论文附录的序号采用“附录 1” 、 “附录 2”等，附录顺序为开题报告、文献综述、外文 文献的中文译文及外文复印件等。 文管类论文附录序号相应采用“附录一” 、 “附录二”等。 基于 VHDL 语言的十六路彩灯控制器设计 第 22 页 共 50 页 22 3、论文排版要求 3.1 纸张要求及页面设置 名称格式要求 纸张B5（182257） ，幅面白色 页面 设置 上下页边距 2.5cm 和 2cm，左右页边距 2.4 cm 和 2cm，页眉、页脚分别为 1.8cm 和 1.7cm，对称页边距、左侧装订并装订线为 0cm、奇偶页不同、无网格 页眉宋体字五号居中 页码宋体字小五号居中 3.2 封面(详见模版、B5 纸单面打印) 名称格式要求 本科毕业设计 /论文宋体字小二号，行距固定值 25磅 ，间距段前、段后分别为 0.5行，要求字体居中 论文题目 黑体字二号,行距固定值 25 磅,间距段前、段后分别为 0.5 行。论文题目中 文字数不得超过 25 字,要求字体居中 填写姓名宋体字小三号 , 行距固定值20磅 , 间距段前、段后分别为 0.5行,要求字体居中 大学 楷体字小二号，行距固定值 20 磅, 间距段前、段后分别为 0.5 行。每字间 空 1 格,要求字体居中 年 月 宋体字小三号，行距固定值 20 磅, 间距段前、段后分别为 0.5 行。数字用 阿拉伯数字，日期为论文提交日期,要求字体居中 3.3 封面 2(详见模版、B5 纸单面打印) 名称格式要求 本科毕业设计/论文 宋体字小二号，行距固定值 25 磅,间距段前、段后分别为 0.5 行，要求 字体居中 论文题目 黑体字二号，行距固定值 25 磅,间距段前、段后分别为 0.5 行。论文题 目中文字数不得超过 25 字，要求字体居中 学院（系）宋体字四号，行距固定值20磅,间距段前、段后分别为0.5 行，字体左对齐 专业同上 学生姓名同上 学号同上 指导教师同上 答辩日期同上 3.4 本科毕业设计/论文 任务书(单面打印) 本科毕业设计/论文B5 纸，单面打印，不编页码 3.5 中、英文摘要 名称中文摘要英文摘要 标题 摘要：黑体字小二居中，行距固定值 20 磅，间距段前、段后分别为 1 行 Abstract： Times New Roman 体小二号居中， 行距固定值 20 磅，间距段前、段后分别为 1 行 段落 文字 宋体字小四号，行距固定值 20 磅Times New Roman体小四号，行距固定值 20磅 关键词同上， “关键词”三字加粗同上， “Key Words”两词加粗 页码 罗马大写数字， Times New Roman体小五号 字 罗马大写数字，Times New Roman 体小五号字 3.6 目录 名称示例格式要求 标题目录黑体字小二号居中，行距固定值 20 磅，间距段前、段后分别为 1 行 各章目录格式范例黑体字小四号, 行距固定值 20 磅，两端对齐，页码右对齐 基于 VHDL 语言的十六路彩灯控制器设计 第 23