基于vhdl交通灯控制器的设计和实现说明书.doc

基于VHDL语言的交通灯控制器设计与实现摘要 VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30%的速度快速成长。交通灯控制系统通常要实现自动控制红绿灯的变化，基于FPGA设计的交通灯控制系统电路简单、可靠性好。本系统可控制2个路口的红、黄、绿三盏交通灯。对于Max+Plus开发工具，它是美国Altera公司自行设计的一种CAE软件工具。他具有全面的逻辑设计能力，设计者可以自由组合文本、图形和波形输入法，建立起层次化的单器件或多器件设计。利用该工具配备的编辑、编译、仿真、综合、芯片编程等功能，将设计的电路图或电路描述程序变成基本的逻辑单元写入到可编程芯片中（如CPLD、FPGA），做成ASIC芯片。仿真实验结果表明了该编解码器的正确性和合理性。关键词：交通灯；控制器；VHDL；MAX+PlusAbstract VHDL is the Very Hight Speed Integrated Circuit Hardware Description Language acronym,meaning that high-speed integrated circuit hardware description language.For complex digital system design,it has a unique role.Its hardware descirption ability,can easily describe the structure and funtion of the hardware.The application of this language implies that at least two kinds of major changes:the design of the circuit can actually be completed by the manner described in the text;electronic circuits can be used as to store the same files.With modern technology,the benefits and role of this language has become more obvious every year to more than 30% of the rate of rapid growth.Traffic light control system is usually to achieve the automatic trafffic light changes,FPGA-based design of a traffic light control system circuit is simplem,and good reliability.The system can control two junctions of red,yellow,green,three traffic lights.For the Max-Plus II development tool,it is United States Alteras own design of a CAE software tools.It has a comprehensive logic design capabilities,designers can freely mix text,graphics,and waveform input method,set up hierarchical design of a single device or multiple devices.The use of the tool is equipped with the editing,compiling,simulation,synthesis,chip programming features such as the design of the circuit or circuit described procedure into the basic logic unit is written into the programmable chip(eg,CPLD,FPGA),made of ASIC chips.The simulation results show that the correct codec and rationality.Keywords: traffic light;controller,VHDL,MAX+PlusII目 录1 引言12 课题背景及相关技术22.1 Max+plusII简介22.2 VHDL语言简介32.3 VHDL设计的优点与设计方法53交通灯控制器分析73.1 分频器73.2 状态机84交通灯控制器的VHDL设计94.1程序流程图94.2交通灯顶层文件和管脚分配104.3分频器和状态机的图示符号114.4仿真波形图12附录13结束语17参考文献181引言在交通发达的当代，交通灯控制器无疑是最实用的的工具。为了使交通行驶有一个很高的效率，人工指挥交通已经显得效率不高，所以一个高智能的交通灯控制器是十分的必要的。交通灯的控制方式，是根据时间来改变状态，产生不同的控制信号以控制红、绿、黄三盏灯的开关，达到控制交通的目的。目前VHDL语言已成为EDA领域首选的硬件设计语言,越来越多的数字系统设计使用 VHDL语言来完成。原因是通过VHDL描述的硬件系统“软核”便于存档,程序模块的移植和ASC设计源程序的交付更为方便。因此，他在IP核的应用等方面担任着不可或缺的角色。在某扩频通信系统中，我们使用VHDL语言设计了交通灯控制器，并经过了在FPGA芯片上的验证实验。2课题背景及相关技术2.1 Max+plusII简介 Max+plusII(或写成Maxplus2或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：Quartus，主要用于设计6万-100万门的大规模CPLD/FPGA)。使用MaX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MaX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MaX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。通常可将Maxplus2设计流程归纳为以下7个步骤：（1）使用文本编辑器输入设计源文件。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初，Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。（2）前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（3）设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。（4）优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。（5）布局布线。（6）后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（7）生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产。2.2 VHDL语言简介VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为ANSI/IEEE的标准（IEEE STD 1076-1987）。1993年更进一步修订，变得更加完备，成为ANSI/IEEE的ANSI/IEEE STD 1076-1993标准。目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language，翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。(1) VHDL应用目的VHDL的出现是为了适应电子系统设计的日益复杂性。若以计算机软件的设计与电路设计做个类比，机器码好比晶体管/MOS管；汇编语言好比网表；则VHDL语言就如同高级语言，VHDL在语法和风格上类似与现代高级编程语言，如C语言。但要注意，VHDL描述的是硬件，它包含许多硬件特有的结构。现在VHDL被广泛用于：电路设计的文档记录、设计描述的逻辑综合、电路仿真等。采用VHDL及自顶向下方法在大型数字系统设计中被广泛采用。在设计中你可采用较抽象的语言（行为/算法）来描述系统结构，然后细化成各模块，最后可借助编译器将VHDL描述综合为门级。 VHDL语言设计过程一般如下：a.代码编写；b.由综合器（Synplify，Synopsys等）综合成门级网表；c.前仿真/功能仿真；d.装配、布局/布线至某一类CPLD/FPGA；f.后仿真/时序仿真。 （2)VHDL的基本结构与语法使用库(use)定义区实体(Entity)定义区结构(Architecture)定义区。一个VHDL设计由若干个VHDL文件构成，每个文件主要包含如下三个部分中的一个 或全部： 程序包（Package）、实体（Entity）、构造体（Architecture）。 其各自作用如图2.1所示。图2.1 VHDL的基本结构但对于一个完整的VHDL设计必须包含一个实体和一个与之对应的构造体。一个实体可对应多个构造体，以说明采用不同方法来描述电路。a.实体（Entity）VHDL表达的所有设计均与实体有关，实体是设计中最基本的模块。设计的最顶层是顶层实体。如果设计分层次，那么在顶级实体中将包含较低级别的实体。 实体类似于一个方框图或黑匣子，而可见的是端口或连接的信号线。实体应包含以下信息：实体的名称、端口的模式（或端口的方向），即：in、out、in/out、buffer、端口的数据类型等。b.构造体（Architecture）所有能被仿真的实体都由一个构造体描述，构造体描述实体的行为功能， 即设计实体的内部功能。一个实体可以有多个构造体，构造体可为行为描述，也可为结构化描述或数据流的描述。构造体是VHDL设计中最主要部分，它一般由以下各部分构成，如图2.2所示。图2.2 构造体的结构 构造体的一般格式如下：architectureof is /构造体说明区域、说明构造体所用的内部信号及数据类型、果使用元件例化，则在此声明所用的元件begin /以下开始结构体，用于描述设计的功能current signal assihnments /并行语句信号赋值processes /进程（顺序语句描述设计）component instantiations /元件例化End；构造体（Architecture）描述的是实体中的具体逻辑，采用一些语句来描述设计的具体行为。因为语句中涉及到运算符，数据对象等，所以后面将分别说明。一个完整的、能够被综合实现的VHDL设计必须有一个实体和对应的构造体。一个实体和其对应的构造体可构成一个完整的VHDL设计。一个实体对应一个构造体或多个构造体。2.3 VHDL设计的优点与设计方法与传统的自底向上的设计方法不同，VHDL设计是从系统的总体要求出发，采用自顶向下（toptodown）的设计方法。其程序结构特点是将一项工程设计（或称设计实体），分成外部（即端口）和内部（即功能、算法）。在对一个设计实体定义了外部端口后，一旦内部开发完成，其他的设计就可以直接调用这个实体。本设计所用VHDL设计平台是Altera的MAX+Plus EDA软件。MAX+Plus界面友好，使用便捷；他支持VHDL，原理图，V语言文本文件，以及波形与EDIF等格式的文件作为设计输入；并支持这些文件的任意混合设计；具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确地仿真结果；支持除APEX20K，APX，Mercury，Excalibur和Stratix系列之外的所有Altera FPGA/CPLD大规模逻辑器件。设计中采用的FPGA器件是Altera的FLEX系列芯片FLEX 10K20。用MAX+Plus软件进行VHDL设计的过程是：(1)用Text Editor编写VHDL程序。(2)用Compiler编译VHDL程序。(3)用Waveform Editor，Simulater仿真验证VHDL程序。(4)用Timing Analyzer进行芯片的时序分析。(5)用Floorplan Editor安排芯片管脚位置。(6)用Programer下载程序至芯片FLEX10K20。 在实际的开发过程中，以上个步骤需反复进行，直至将既定的VHDL设计通过所有的测试为止。3交通灯控制器分析位于十字路口的交通灯，在A方向和B方向各有红、黄、绿三盏灯，按下表所列顺序进行循环。其中1表示灯亮，实验中，假设交通灯按照10s的节拍工作，各个灯亮的时间相等。交通灯的真值表如图3.1： A方向 B方向红灯 黄灯 绿灯 红灯 黄灯 绿灯 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0图3.1 交通灯的真值表交通灯，是当代交通运输中最常用的工具。它把一个输入信号，根据时间片分为三个输出。通常，每个输出信号控制一盏交通灯。A,B两个方向的交通灯相互影响。两个方向上控制绿灯或红灯的信号不能同时为1。当A的红灯信号为1时，B方向的红灯信号一定为0，此时B的绿或黄两灯有且只有一个信号量可以为1，如果是黄灯为1，那么下一跳A方向的路灯一定为1，而B方向的红灯一定为1，各个状态如图3.1。 交通灯控制器的一般结构包括两部分：一个分频器，用一个计数器实现分频，一个计数到5，电平翻转一次实现10分频，一个计数到4，电平翻转一次实现8分频。另一个是状态机，根据分频器提供的两个信号Q1，Q2，进行状态输出，控制交通灯电平。3.1 分频器在本设计中，分频器是一个把时钟信号通过计数器根据时间片段分为几个输出信号的设备。实现分频功能的电路称为分频器。分频器的一般框图如图3.1所示。它的输入信号是一个时钟信号。 CLK Q1 Q2图3.1 分频器的一般框图3.2状态机状态机可归纳为4个要素，即现态、条件、动作、次态。这样的归纳，主要是出于对状态机的内在因果关系的考虑。“现态”和“条件”是因，“动作”和“次态”是果。详解如下：现态：是指当前所处的状态。条件：又称为“事件”。当一个条件被满足，将会触发一个动作，或者执行一次状态的迁移。动作：条件满足后执行的动作。动作执行完毕后，可以迁移到新的状态，也可以仍旧保持原状态。动作不是必需的，当条件满足后，也可以不执行任何动作，直接迁移到新状态。次态：条件满足后要迁往的新状态。“次态”是相对于“现态”而言的，“次态”一旦被激活，就转变成新的“现态”了。状态机的框架如图3.2所示。 MOORE . . . CLK EN0DIN EN1 DATAOUT5.0图3.2交通灯状态机原理框图：4交通灯控制器的VHDL设计4.1程序流程图交通灯控制器程序流程图如图4.1：时钟信号的输入信号分频状态转移10分频8分频状态输出为011110，A方向红灯亮，B绿灯亮状态输出为011101，A方向红灯亮，B黄灯亮状态输出为101101，A方向黄灯亮，B黄灯亮状态输出为011110，A方向红灯亮，B绿灯亮状态输出为011101，A方向红灯亮，B黄灯亮状态输出为101101，A方向黄灯亮，B黄灯亮状态输出为101011，A方向黄灯亮，B红灯亮状态输出为110011，A方向绿灯亮，B红灯亮图4.1 交通灯控制器程序流程图交通灯分频器程序流程图如图4.2时钟信号CLK的输入temp2电平翻转一次实现10分频temp1计数到5temp4电平翻转一次，实现8分频temp3计数到4temp2信号接到Q1端口temp4信号接到Q2端口图4.2 交通灯分频器程序流程图4.2交通灯顶层文件和管脚分配(1)交通灯顶层文件如图4.3 FENPIN MOORE CLK EN0DIN EN1 DATAOUT5.0 CLK Q1 Q2 EN0 EN1 DATAOUT图4.3 交通灯顶层文件(2)管脚分配如图4.4CLKDATA0DATA1DATA2DATA3DATA4DATA5EN0EN121819172324252122图4.4 管脚分配4.3分频器和状态机的图示符号(1) 用MaX+Plus编译后生成的分频器图形符号如图4.5所示图4.5 分频器图形符号（2）用MaX+Plus编译后生成的状态机图形符号如图4.6所示。图4.6解码器图形符号4.4仿真波形图交通灯分频器VHDL仿真波形如图4.7所示。波形分析图的结果，与理论分析结果一致。图4.7分频器VHDL仿真波形状态机VHDL仿真波形如图4.8所示。状态机输出波形的输出结果，与理论分析结果一致。图4.8交通灯控制器VHDL仿真波形附录：分频器和状态机的VHDL描述和仿真波形图 (1)分频文件的VHDL描述（实现10s一个节拍Q1和状态控制信号Q2）library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin isport(clk:in std_logic;q1,q2:out std_logic);end fenpin;architecture beha of fenpin issignal temp1,temp3:std_logic_vector(2 downto 0);signal temp2,temp4:std_logic;begin process(clk)begin if(clkevent and clk=0)thenif temp1=”100”thentemp2=not temp2; temp1=”000”; else temp1=temp1+1; end if; emd if;end process;process(temp2) beginif temp2event and temp2=0 then if temp3=”001”thentemp4=not temp4;temp3=”000”;else temp3=temp3+1; end if;end if;end process; q1=temp2; q2if din =0thenstateif din=0 thenstate=s3;else stateif din=0 thenstate=s4; else stateif din=0 thenstate=s5;else stateif din=1 thenstate statedatadatadata=datadata=”110011”;end case;end process;en0=1;en1=1;end one;结束语通过仿真的VHDL程序下载到FPGA芯片FLEX10K20上，并在实际扩频系统中用于进一步降低误码率和差错控制，都得到了很好成效。VHDL的编程与VC+语言的编程有着本质的不同，然而以往形成的旧编程习惯在VHDL编程中依然起着很大的作用。找到新的突破瓶颈，寻找更多的解决问题的方法。其次VHDL的设计关键是电路逻辑设计，而这个程序的关键是总体设计，绕了挺多的弯路后才发现总体设计其实最后取决于一点数据的显示，也就是如何控制七段显示器进行显示。没有发现这一点导致了弯路不停的走。一个设计的关键在何处，对于硬件设计接触不多的我们清楚这一点也许不无好处。资料的查阅能力在这次设计中得到了很大的提高，学会了从不同的渠道，用不同的方法去查找，包括网络上，图书馆，书店等。在系统设计阶段和论文写作期间，老师给予的意见给了我很大的帮助。使我不仅学到了知识，而且也开阔了视野。提高了我自身解决问题的能力，更为重要的是指导老师严谨的治学态度深深的影响着我，在此，我对我对指导老师的精心培养表示深深的谢意！并且感谢在课程设计期间帮助我、鼓励我的同学们！可以说这次设计的顺利完成与老师和大家是分不开的，在老师与同学的耐心讲解和帮助下，使我拥有了那种克服困难、勇往直前的决心，正是这种决心使我在后来的设计中培养了独立思考并解决问题的能力，这种潜移默化的影响并非只局限于这次课程设计，而是会使我收益终生的。再次衷心的向所有指导、关心、照顾和帮助我的老师、同学们表示最衷心的感谢！谢谢您们！参考文献1孙延鹏，张芝贤.VHDL与可编程逻辑器件应用M.北京：航空工业出版社，2006。2褚振勇，翁木云.FPGA设计及应用M.西安：西安电子科技大学出版社，2002。3潘松，王国栋.VHDL实用教程M.成都：电子科技大学出版社，2000。4 阎 石数字电子技术基础 M高等教育出版社，2006。5 张昌凡.可编程逻辑器件及VHDL设计技术.华南理工大学出版社.20016 曾繁泰、陈美金.VHDL程序设计.清华大学出版社.2001 22大学本科生毕业设计（论文）撰写规范本科生毕业设计（论文）是学生在毕业前提交的一份具有一定研究价值和实用价值的学术资料。它既是本科学生开始从事工程设计、科学实验和科学研究的初步尝试，也是学生在教师的指导下，对所进行研究的适当表述，还是学生毕业及学位资格认定的重要依据。毕业论文撰写是本科生培养过程中的基本训练环节之一，应符合国家及各专业部门制定的有关标准，符合汉语语法规范。指导教师应加强指导，严格把关。1、论文结构及要求论文包括题目、中文摘要、外文摘要、目录、正文、参考文献、致谢和附录等几部分。1.1 题目论文题目应恰当、准确地反映论文的主要研究内容。不应超过25字，原则上不得使用标点符号，不设副标题。1.2 摘要与关键词1.2.1 摘要本科生毕业设计（论文）的摘要均要求用中、英两种文字给出，中文在前。摘要应扼要叙述论文的研究目的、研究方法、研究内容和主要结果或结论，文字要精炼，具有一定的独立性和完整性，摘要一般应在300字左右。摘要中不宜使用公式、图表，不标注引用文献编号，避免将摘要写成目录式的内容介绍。1.2.2 关键词关键词是供检索用的主题词条，应采用能覆盖论文主要内容的通用技术词条（参照相应的技术术语标准），一般列35个，按词条的外延层次从大到小排列，应在摘要中出现。1.3 目录目录应独立成页，包括论文中全部章、节的标题及页码。1.4 论文正文论文正文包括绪论、论文主体及结论等部分。1.4.1 绪论绪论一般作为论文的首篇。绪论应说明选题的背景、目的和意义，国内外文献综述以及论文所要研究的主要内容。文管类论文的绪论是毕业论文的开头部分，一般包括说明论文写作的目的与意义，对所研究问题的认识以及提出问题。绪论只是文章的开头，不必写章号。毕业设计（论文）绪论部分字数不多于全部论文字数的1/4。1.4.2 论文主体论文主体是论文的主要部分，要求结构合理，层次清楚，重点突出，文字简练、通顺。论文主体的内容要求参照大学本科生毕业设计（论文）的规定第五章。论文主体各章后应有一节“本章小结”。1.4.3 结论结论作为单独一章排列，但不加章号。结论是对整个论文主要成果的归纳，要突出设计（论文）的创新点，以简练的文字对论文的主要工作进行评价，一般为4001 000字。1.5 参考文献参考文献是论文不可缺少的组成部分，它反映了论文的取材来源和广博程度。论文中要注重引用近期发表的与论文工作直接有关的学术期刊类文献。对理工类论文，参考文献数量一般应在15篇以上，其中学术期刊类文献不少于8篇，外文文献不少于3篇；对文科类、管理类论文，参考文献数量一般为1020篇，其中学术期刊类文献不少于8篇，外文文献不少于3篇。在论文正文中必须有参考文献的编号，参考文献的序号应按在正文中出现的顺序排列。产品说明书、各类标准、各种报纸上刊登的文章及未公开发表的研究报告（著名的内部报告如PB、AD报告及著名大公司的企业技术报告等除外）不宜做为参考文献引用。但对于工程设计类论文，各种标准、规范和手册可作为参考文献。引用网上参考文献时，应注明该文献的准确网页地址，网上参考文献不包含在上述规定的文献数量之内。1.6 致谢对导师和给予指导或协助完成论文工作的组织和个人表示感谢。内容应简洁明了、实事求是，避免俗套。1.7 附录如开题报告、文献综述、外文译文及外文文献复印件、公式的推导、程序流程图、图纸、数据表格等有些不宜放在正文中，但有参考价值的内容可编入论文的附录中。2、论文书写规定2.1 论文正文字数理工类 论文正文字数不少于20 000字。文管类 论文正文字数12 00020 000字。其中汉语言文学专业不少于7 000字。外语类 论文正文字数8 00010 000个外文单词。艺术类 论文正文字数3 0005 000字。2.2 论文书写本科生毕业论文用B5纸计算机排版、编辑与双面打印输出。论文版面设置为：毕业论文B5纸、纵向、为横排、不分栏，上下页边距分别为2.5cm和2cm，左右页边距分别为2.4cm和2cm，对称页边距、左侧装订并装订线为0cm、奇偶页不同、无网格。论文正文满页为29行，每行33个字，字号为小四号宋体，每页版面字数为957个，行间距为固定值20磅。页眉。页眉应居中置于页面上部。单数页眉的文字为“章及标题”；双数页眉的文字为“大学本科生毕业设计（论文）”。页眉的文字用五号宋体，页眉文字下面为2条横线（两条横线的长度与版芯尺寸相同，线粗0.5磅）。页眉、页脚边距分别为1.8cm和1.7cm。页码。页码用小五号字，居中标于页面底部。摘要、目录等文前部分的页码用罗马数字单独编排，正文以后的页码用阿拉伯数字编排。2.3 摘要中文摘要一般为300字左右，外文摘要应与中文摘要内容相同，在语法、用词和书写上应正确无误，摘要页勿需写出论文题目。中、外文摘要应各占一页，编排装订时放置正文前，并且中文在前，外文在后。2.4 目录目录应包括论文中全部章节的标题及页码，含中、外文摘要；正文章、节题目；参考文献；致谢；附录。正文章、节题目（理工类要求编写到第3级标题，即.。文科、管理类可视论文需要进行，编写到23级标题。）2.5 论文正文2.5.1 章节及各章标题论文正文分章、节撰写，每章应另起一页。各章标题要突出重点、简明扼要。字数一般在15字以内，不得使用标点符号。标题中尽量不用英文缩写词，对必须采用者，应使用本行业的通用缩写词。2.5.2 层次层次以少为宜，根据实际需要选择。层次代号格式见表1和表2。表1 理工类论文层次代号及说明层次名称示 例说 明章第1章 章序及章名居中排，章序用阿拉伯数字节1.1 题序顶格书写，与标题间空1字，下面阐述内容另起一段条1.1.1 款1.1.1.1 题序顶格书写，与标题间空1字，下面阐述内容在标题后空1字接排项 (1) 题序空2字书写，以下内容接排，有标题者，阐述内容在标题后空1字 版心左边线 版心右边线表2 文管类论文层次代号及说明章节条款项一、 （一） 1. （1）居中书写空2字书写空2字书写空2字书写空2字书写 版心左边线 版心右边线各层次题序及标题不得置于页面的最后一行（孤行）。2.6 参考文献正文中引用文献标示应置于所引内容最末句的右上角，用小五号字体。所引文献编号用阿拉伯数字置于方括号“ ”中，如“二次铣削1”。当提及的参考文献为文中直接说明时，其序号应该与正文排齐，如“由文献8，1014可知”。经济、管理类论文引用文献，若引用的是原话，要加引号，一般写在段中；若引的不是原文只是原意，文前只需用冒号或逗号，而不用引号。在参考文献之外，若有注释的话，建议采用夹注，即紧接文句，用圆括号标明。不得将引用文献标示置于各级标题处。参考文献书写格式应符合GB77141987文后参考文献著录规则。常用参考文献编写项目和顺序应按文中引用先后次序规定如下：著作图书文献序号作者书名（版次）出版地：出版者，出版年:引用部分起止页 第一版应省略翻译图书文献序号作者书名（版次）译者出版地: 出版者，出版年:引用部分起止页 第一版应省略学术刊物文献序号作者文章名学术刊物名年，卷（期）：引用部分起止页学术会议文献序号作者文章名编者名会议名称，会议地址，年份出版地，出版者，出版年:引用部分起止页学位论文类参考文献序号研究生名学位论文题目出版地学校（或研究单位）及学位论文级别答辩年份:引用部分起止页 西文文献中第一个词和每个实词的第一个字母大写，余者小写；俄文文献名第一个词和专有名词的第一个字母大写，余者小写；日文文献中的汉字须用日文汉字，不得用中文汉字、简化汉字代替。文献中的外文字母一律用正体。作者为多人时，一般只列出前3名作者，不同作者姓名间用逗号相隔。外文姓名按国际惯例，将作者名的缩写置前，作者姓置后。学术会议若出版论文集者，可在会议名称后加上“论文集”字样。未出版论文集者省去“出版者”、“出版年”两项。会议地址与出版地相同者省略“出版地”。会议年份与出版年相同者省略“出版年”。学术刊物文献无卷号的可略去此项，直接写“年，（期）”。参考文献序号顶格书写，不加括号与标点，其后空一格写作者名。序号应按文献在论文中的被引用顺序编排。换行时与作者名第一个字对齐。若同一文献中有多处被引用，则要写出相应引用页码，各起止页码间空一格，排列按引用顺序，不按页码顺序。参考文献书写格式示例见附录1。2.7 名词术语科技名词术语及设备、元件的名称，应采用国家标准或部颁标准中规定的术语或名称。标准中未规定的术语要采用行业通用术语或名称。全文名词术语必须统一。一些特殊名词或新名词应在适当位置加以说明或注解。文管类专业技术术语应为常见、常用的名词。采用英语缩写词时，除本行业广泛应用的通用缩写词外，文中第一次出现的缩写词应该用括号注明英文全文。2.8 计量单位物理量计量单位及符号一律采用中华人民共和国法定计量单位（GB310031021993，见附录2），不得使用非法定计量单位及符号。计量单位符号，除用人名命名的单位第一个字母用大写之外，一律用小写字母。非物理单位（如件、台、人、元、次等）可以采用汉字与单位符号混写的方式，如“万tkm”，“t/（人a）”等。文稿叙述中不定数字之后允许用中文计量单位符号，如“几千克至1 000kg”。表达时刻时应采用中文计量单位，如“上午8点45分”，不能写成“8h45min”。计量单位符号一律用正体。2.9 外文字母的正、斜体用法按照GB310031021986及GB71591987的规定使用，即物理量符号、物理常量、变量符号用斜体，计量单位等符号均用正体。2.10 数字按国家语言文字工作委员会等七单位1987年发布的关于出版物上数字用法的规定，除习惯用中文数字表示的以外，一般均采用阿拉伯数字（参照附录3）。2.11 公式原则上居中书写。若公式前有文字（如“解”、“假定”等），文字顶格书写，公式仍居中写。公式末不加标点。公式序号按章编排，如第1章第一个公式序号为“（1-1）”，附录2中的第一个公式为（-1）等。 文中引用公式时，一般用“见式（1-1）”或“由公式（1-1）”。公式中用斜线表示“除”的关系时，若分母部分为乘积应采用括号，以免含糊不清，如a/(bcosx)。通常“乘”的关系在前，如acosx/b而不写（a/b）cosx。2.12 插表表格不加左、右边线。表序一般按章编排，如第1章第一个插表的序号为“表11”等。表序与表名之间空一格，表名中不允许使用标点符号，表名后不加标点。表序与表名置于表上，居中排写（见附录4）。表头设计应简单明了，尽量不用斜线。表头中可采用化学符号或物理量符号。全表如用同一单位，将单位符号移到表头右上角，加圆括号（见附录4中的例2）。表中数据应正确无误，书写清楚。数字空缺的格内加“”字线（占2个数字宽度）。表内文字和数字上、下或左、右相同时，不允许用“”、“同上”之类的写法，可采用通栏处理方式（见附录4中的例2）。表内文字说明不加标点。文管类的插表在表下一般根据需要可增列补充材料、注解、附记、资料来源、某些指标的计算方法等。表内文字说明，起行空一格，转行顶格，句末不加标点。表题用五号字，表内文字及表的说