[所有分类]数电复习提纲.ppt

1、各种数制之间的相互转换 （1） 任意进制数 十进制数 (按表示法展开) 方法: 与数值大小计算过程相同。 例： （101101.1）B = 125+024+123+122+021+120+12-1 = 455 （BF3C.8）H = 11 163 +15 16 2+3161+12160+816-1 = 489565 第一章 (2) 十进制数 任意进制数 用除法和乘法完成 整数部分：除N取余，商零为止，结果低位在上高位在下 小数部分：乘N取整，到零为止，结果高位在上低位在下 小数部分的位数取决于精度要求 整数部分：除N取余，商零为止，结果:低位在上,高位在下 例1 十进制数 二进制数 125. 125 二进制数 2 125 取余 2 62 1 低位 2 31 0 2 15 1 2 7 1 2 3 1 2 1 1 0 1 高位 商为 0 故： 125 = （111 1101）B 方法二：125=26+25+24+23+22+20 所以（125）D=(1111101)B 小数部分：乘N取整，到零为止，结果高位在上，低位在下 （即乘2取整法，位数取决于要求精度） 取整 0. 125 2 = 0. 25 0 高位 0. 25 2 = 0. 5 0 0. 5 2 = 1. 0 1 低位 故 : 0. 125D =0. 001B 将整数部分和小数部分结合起来， 故：125. 125 = （111 1101. 001）B 整数部分：除N取余，商零为止，结果上低下高 例2 十进制数 八进制数 125. 125 八进制数 8 125 取余 8 15 5 低位 8 1 7 0 1 高位 故： 125 = （175）O 商为 0 小数部分：乘N取整，到零为止，结果高位在上，低位在下 （即乘8取整法，位数取决于要求精度） 取整 0. 125 8 = 1. 0 1 将整数部分和小数部分结合起来， 故：125. 125 = （175.1）O 小数为 0 （3）二进制数与八、十六进制数的相互转换 二进制数与八、十六进制数间的关系 二进制数转换为八、十六进制数 八、十六进制数转换为二进制数 二进制数与十六进制数间的关系 八进制数的进位基数 8 = 23 1位八进制数对应3位二进制数 十六进制数的进位基数 16 = 24 1位十六进制数对应4位二进制数 二进制数转换为八进制数 方法： 以小数点为基准，分别向左和向右每3位划为一组， 不足3位补0（整数部分补在前面，小数部分补 在后面），每一组用其对应的八进制数代替。 例： （11110. 01）B = （011110. 010）B = （3 6 . 2）O （1111101. 001）B = （001 111 101. 001）B = （1 7 5 . 1）O 二进制数转换为十六进制数 方法： 以小数点为基准，分别向左和向右每4位划为一组， 不足4位补0 （整数部分补在前面，小数部分补 在后面），每一组用其对应的十六进制数代替。 例： （11110. 01）B = （00011110. 0100）B = （1 E . 4）H （1111101. 001）B = （0111 1101. 0010）B = （ 7 D . 2）H 八进制数转换为二进制数 方法： 将每位八进制数用其对应的3位二进制数代替即可。 例 ： （63. 4）O = （110 011. 100）B =（110011. 1）B （17. 2）O = （001 111. 010）B = （1111. 01）B 十六进制数转换为二进制数 方法： 将每位十六进制数用其对应的4位二进制数代替即可。 例 ： （1E. 4）H = （0001 1110. 0100）B = （11110. 01）B （7D. 2）H = （0111 1101. 0010）B = （1111101. 001）B （4）八、十六进制数之间的相互转换 通过二进制中转。 例：（73.6）O（111011.11）B（3B.C）H （AB.C）H（10101011.11）B（253.6）O 1.4 二进制算术运算 原码 在二进制数的前面增加1位符号位，0表示正 ，1表示负，所得到的二进制码称为原码。 补码 n位（不包括符号位）二进制数N，正数（符 号位位0）的补码和原码相同，负数（符号位位1 ）的补码等于2n-N。 1.4 二进制算术运算 反码 n位（不包括符号位）二进制数N，正数的反 码和原码相同，负数的反码等于各位分别取反（ 1变为0，0变为1）， 符号位保持不变。 由反码求二进制负数的补码 二进制负数的反码+1，即得其补码，符号位 保持不变。 1. 二-十进制BCD码 十进制共有09 10个数码，1位十进制数需用4位二 进制数表示；4位二进制数可产生24=16种组合，用4位 二进制数表示1位十进制数，有六种组合是多余的，所 以有多种编码方式。 常用的编码有：8421BCD、2421BCD、5421BCD、 余3码；其中前3种是有权码，各位的权值如下： 几种常用的BCD码 返回 基本逻辑运算（符号及表达式） 与、或、非、同或、异或 第二章 根据摩根定律，求一个函数的反函数时，将原函数中的与换成或， 或换成与，原变量换成反变量，反变量换成原变量，0换成1，1换 成0，所得的函数式就是原函数的反函数。 例如：函数 的反函数是： 注意：保持原有运算顺序。反变量以外的非号（即非号包含两 个以上的变量时）保持不变。 再如：函数 的反函数是： 求一个函数的对偶函数时，将原函数中的与换成或，或换成与，0 换成1，1换成0，所得的函数式就是原函数的对偶函数，记做L。 例如：函数 的对偶函数是： 注意：保持原有运算顺序。反变量以外的非号（即非号包含两 个以上的变量时）保持不变。 与反演规则区别：变量不用变 再如：函数 的对偶函数是： 求对偶函数的意义：某逻辑等式成立时，其对偶式也成立。 因此，如果某一等式不方便证明时，可以先证明其对偶式成立， 再根据对偶定理说明原等式成立。 二、卡诺图法化简（美国工程师Karnaugh发明） 最小项：在n变量的逻辑函数中，一个包含n个因子的与项，每个变 量均以原变量形式或以反变量形式在乘积项中出现，且仅出现一 次，则该与项称为最小项。n变量逻辑函数有2n个最小项，如： 三变量（A、B、C）逻辑函数的最小项有8个，它们是： 而下面的与项则不是三变量逻辑函数的最小项： 最小项记做mi，输入变量的每一组取值都使一个对应的最小项的值 为1，例如：当A=1、B=0、C=0时，最小项 我们将ABC的 取值看作二进制数100，对应的十进制数是4，记做最小项的下标i 即m4。上面的最小项依次为m0m7。 三变量的最小项编号表 A B 10 1 0 0 1 00011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11 00011110 00 01 11 10 AB CD 三变量卡诺图 四变量卡诺图 两变量卡诺图 m0m1 m2m3 A C C BC A m0 m1 m2 m3 m4 m5 m6 m7 A D B B 2、卡诺图的特点:各小方格对应于各变量不同的组合，而且上下 左右在几何上相邻的方格内只有一个因子有差别，这个重要特 点成为卡诺图化简逻辑函数的主要依据。 卡诺图的结构: 最小项合并 合并原则： *几何上相邻的2n个方格若可以拼接成矩形（长方形或正方形），才 能合并（称为逻辑相邻），否则不能合并。 *最上面一行和最下面一行是逻辑相邻的。 同样，最左边一列和最右边一列是逻辑相邻的。 合并方法： 首先，找出尽可能多的逻辑相邻的1，做一个圈。每增加一个新 圈，必须包含至少一个未圈过的1，但每个1均可被圈多次。圈的总 数应尽可能少。 其次，每一个圈用一个与项描述。即观察该圈是哪几个（1个）变 量的公共部分。 第三章 掌握逻辑门电路的分析方法 第四章 编码器，译码器，数据选择器 83二进制优先编码器74148 EI：输入使能 EO：输出使能 S：状态 GO G1 G2A G2B A2 A1 A0 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 X X X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 2、3/8线译码器（74LS138） 3 / 8 线 译 码 器 的 功 能 真 值 表 电 路 结 构 芯片符号 74LS138的使能端有3个： G1必须为1；G2A和G2B必须为0时138才能正常工作。 其输出表达式为： 3、用译码器实现逻辑函数 例如： 分析：译码器的输出端与最小项对应，故应将表达式变形为“最小项 的和”的形式，再用基本逻辑门来联接。 解： 4.4.3、数据选择器（数选） 从多个输入数据中选择一个输出。相当于一个单刀多掷开关。 1、四选一数选 内部 结构 元件符号 A1、A0：地址输入端； D0D3：数据输入端； ：使能输入端。 4.4.3、数据选择器（数选） 从多个输入数据中选择一个输出。相当于一个单刀多掷开关。 1、四选一数选 内部 结构 元件符号 A1、A0：地址输入端； D0D3：数据输入端； ：使能输入端。 由结构图推导输出逻辑函数表达式为： 当使能端 数选输出Y=0，即数选不工作； 当使能端数选正常工作，其表达式可简写为： 即 即：当A1A0为00时，输出数据D0；当A1A0为01时，输出数据D1； 当A1A0为10时，输出数据D2；当A1A0为11时，输出数据D3； 2、八选一数选（74LS151）P155 四选一数选能从四个数据中选择一个输出，而八选一数选则能从八 个数据中选择一个输出，所不同的是，前者只需要两个地址输入端 和四个数据输入端；而后者需要三个地址输入端和八个数据输入 端。其逻辑符号为：其输出表达式为： 即： 功能： 在使能有效的前提下： 当A2A1A0=000时，输出数据D0； 当A2A1A0=001时，输出数据D1； 当A2A1A0=010时，输出数据D2； 当A2A1A0=011时，输出数据D3； 当A2A1A0=100时，输出数据D4； 当A2A1A0=101时，输出数据D5； 当A2A1A0=110时，输出数据D6； 当A2A1A0=111时，输出数据D7； 3、用数选实现逻辑函数 当逻辑变量数等于地址输入端个数时 例：用数选实现 分析：数选的每一个数据均与相应的最小项对应相乘，故先应将表 达式变换为“最小项和”的形式，再于数选的标准表达式对比，求 相应的系数。 解： 与数选的标准表达式对比： 可得： D0=D1=D2=D4=0； D3=D5=D6=D7=1。 作图： 1. 1位数值比较器(设计) 数值比较器：对两个1位数字进行比较（A、B），以 判断其大小的逻辑电路。 输入：两个一位二进制数 A、B。 输出： F BA =1，表示A大于B F B A BA = F B ABBA 输 出输 入 2、2 位数值比较器： 输入：两个2位二进制数 A=A1 A0 、B=B1 B0 能否用1位数值比较器设计两位数值比较器? 比较两个2 位二进制数的大小的电路 当高位（A1、B1）不相等时，无需比较低位（A0、B0），高 位比较的结果就是两个数的比较结果。 当高位相等时，两数的比较结果由低位比较的结果决定。 用一位数值比较器设计多位数值比较器的原则 真值表 0 0 1 0 1 0 1 0 0 A0 B0 A0 B1 FA=BFABA0 B0A1 B1 输 出输 入 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 不同逻辑功能的触发器国际逻辑符号 D 触发器JK 触发器 T 触发器 RS 触发器 第五章 5.4.1 D 触发器 1. 特性表 Qn DQn+1 000 011 100 111 2. 特性方程Qn+1 = D 3. 状态图 由于RS触发器存在不定状态，所以应用时有局限性，为了克服这个 问题，人们更多情况下使用其他的触发器。 JK触发器的输入端有三个：时钟脉冲输入端C，控制输入端J和K。 其元件符号为： 对于边沿触发器，触发时刻有两种情形：CP的上升沿（即由0变1 的时刻）和下降沿（即由1变0的时刻）。 上面的符号分别与之对应，C端前带圈的为下降沿触发。 5.4.2 JK 触发器 无论触发沿为何值，JK触发器的特征方程只有一个： 由特征方程，我们可以推导出JK触发器的功能表和真值表 功能表 J K Qn+1 0 0 0 1 1 0 1 1 将输入值代入特征方程得： 保持 清0 置1 翻转 T触发器的输入端有两个：时钟脉冲输入端C，控制输入端T。 其元件符号为： 对于边沿触发器，触发时刻有两种情形：CP的上升沿（即由0变1 的时刻）和下降沿（即由1变0的时刻）。 上面的符号分别与之对应，C端前带圈的为下降沿触发。 5.4.3 T触发器 无论触发沿为何值，T触发器的特征方程只有一个： 由特征方程，我们可以推导出D触发器的功能表和真值表 功能表 T Qn+1 0 1 将输入值代入特征方程得： 保持 翻转 4. T触发器 国际逻辑符号 特性方程 时钟脉冲每作用一次，触发器翻转一次。 将T触发器的T端接高电平即为T触发器。 5.4.4 SR 触发器 1. 特性表 2. 特性方程 3. 状态图 Qn S RQn+1 00 00 0010 0101 011不确 定 1001 1010 1101 111不确 定 SR=0（约束条件） 5.3.4 D触发器功能的转换 1.D 触发器构成 J K 触发器 组合 电路 D K J Qn+1 = D 用JK触发器实现D触发器功能。 分析：JK触发器是现有触发器，而D触发器为待求。 所以应求出用D来表示J、K的表达式。 解：比较两种触发器的特征方程得： 两式若要相等，则必有： 作图得： D 第六章 时序电路 时序电路 同步：存储电路里所有触发器有一个统一的时钟源 ，它们的状态在同一时刻更新。 异步： 没有统一的时钟脉冲或没有时钟脉冲，电路 的状态更新不是同时发生的。 输出方程 激励方程组 状态方程组 1. 逻辑方程组 6.1.2 时序电路功能的表达方法 状态转换真值表 100010 001100 000000 Y A 010 100 011 100 010 111 011 101 001 110 输出方程 状态方程组 1. 根据方程组列出状态转换真值表 将状态转换真值表转换为状态表 0 1 / 0 0 0/ 1 1 1 1 1 / 0 0 0 / 1 1 0 1 0 / 0 0 0 / 0 0 0 0 1 / 0 0 0/ 1 0 1 状态表 A=1A=0 状态转换真值表 010 100 011 100 010 111 011 101 001 110 100010 001100 000000 Y A 状态表 0 1 / 00 0/ 11 1 1 1 / 00 0 / 11 0 1 0 / 00 0 / 00 0 0 1 / 0 0 0/ 1 0 1 A=1A=0 0/0 1/0 0/1 1/0 0/1 1/0 0/1 1/0 2.根据状态表画出状态图 4. 时序图 时序逻辑电路的四种描述方式是可以相互转换的 状态表 0 1 / 00 0/ 11 1 1 1 / 00 0 / 11 0 1 0 / 00 0 / 00 0 0 1 / 0 0 0/ 1 0 1 A=1A=0 根据状态表画出波形图 6.4 异步时序电路的分析 异步时序电路的分析方法和同步时序电路的分 析方法基本相同。但是异步时序电路没有统一的时 钟信号，各触发器只有在它的时钟信号，特别是时 钟信号的有效边沿到来时，状态才会发生变化。因 此，时钟脉冲在异步电路中应作为一个输入变量来 处理，但不能与其它变量一起运算，而是作为控制 条件。 一. 异步时序逻辑电路的分析方法： 分析步骤: 3.确定电路的逻辑功能。 2.列出状态转换表或画出状态图和波形图； 1. 写出下列各逻辑方程式： b)触发器的激励方程； c) 输出方程 d)状态方程 a)时钟方程 （1）分析状态转换时必须考虑各触发器的时钟信号作用情况 有作用，则令cpn=1；否则cpn=0 根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发 器则保持原有状态不变。 （2）每一次状态转换必须从输入信号所能触发的第一个触发器 开始逐级确定 （3）每一次状态转换都有一定的时间延迟 同步时序电路的所有触发器是同时转换状态的，与之不同，异 步时序电路各个触发器之间的状态转换存在一定的延迟，也就 是说，从现态Sn到次态Sn+1的转换过程中有一段“不稳定”的时间 。在此期间，电路的状态是不确定的。只有当全部触发器状态 转换完毕，电路才进入新的“稳定”状态，即次态Sn+1。 注意: 例1 分析如图所示异 步电路 1. 写出电路方程式 时钟方程 输出方程 激励方程 CP0=CLK 求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变。 CP1=Q0 二. 异步时序逻辑电路的分析举例 3. 3. 列状态表、画状态图、波形图列状态表、画状态图、波形图 00 CP0CP1Q0Q1CP 11 1 10x1 1 010 0 10x0 0 011 (X-无触发沿 , -有触发沿) 根据状态图和具体触发器的传输延迟时间tpLH和tpHL， 可以画出时序图 4. 逻辑功能分析 该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位 操作。也可把它看作为一个序列信号发生器。 计数器 用集成计数器构成任意进制计数器 例 用74LVC161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中 有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。 (1) 反馈清零法 (2) 反馈置数法 分析下图所示的时序电路的逻辑功能，画出状 态转换图，说明电路的功能，判断电路能否自 启动。 555定时器是一种应用方便的中规模集成电路, 广泛用于信号的产 生、变换、控制与检测。 第五章 电阻分压