《半导体存储器wa》PPT课件.ppt

第7章 半导体存储器 半导体存储器是一种由半导体器件构成的能够存 储数据、运算结果、操作指令的逻辑部件。主要 用于计算机的存储器。 第7章 半导体存储器 7.1 概述 7.2 只读存储器 7.3 随机存取存储器 7.4 存储器容量的扩展 7.1 概 述 半导体存储器的特点及分类 (1) 按制造工艺不同:可把存储器分成TTL型和MOS 型存储器两大类。 TTL型速度快，常用作计算机的高速缓冲存 储器。 MOS型具有工艺简单、集成度高、功耗低、 成本低等特点，常用作计算机的大容量内存 储器。 7.1 概述 (2) 按存储信号的原理不同： 分为静态存储器和动态存储器两种。 静态存储器是以触发器为基本单元来存储0和1的， 在不失电的情况下，触发器状态不会改变； 动态存储器是用电容存储电荷的效应来存储二值信 号的。电容漏电会导致信息丢失，因此要求定时对 电容进行充电或放电。 称为刷新。 7.1 概 述 (3) 从存、取功能上可以分为只读存储器（ROM ）和随机存储器（RAM）两大类。 只读存储器在正常工作状态下只能从中读取数据， 不能快速地随时修改或重新写入数据。 随机存储器在正常工作状态下就可以随时快速地向 存储器里写入数据或从中读出数据。 7.1 概 述 半导体存储器的技术指标 存取容量：表示存储器存放二进制信息的多少 。二值信息以字的形式出现。一个字包含若干 位。一个字的位数称做字长。 存储容量的表示：存储单元个数的总和，字数乘以 位数。 选中哪些存储单元，由地址译码器的输出来决定。 即由地址码来决定。地址码的位数n与字数之间存在 2n=字数的关系。如果某存储器有10个地址输入端， 那它就能存储210=1024个字。 存储器中二值代码都是以字的形式出现的。一个字的位数称做 字长。例如，16位构成一个字，该字的字长为16位。一个存储 单元只能存放一位二值代码，要存储字长为16的一个字，就需 要16个存储单元。若存储器能够存储1024个字，就得有 102416个存储单元。通常，存储容量应表示为字数乘以位数 。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为10244=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出一 个字。若字长为8位，每次必须选中8个存储单元。选中哪些存 储单元，由地址译码器的输出来决定。即由地址码来决定。 地址码的位数n与字数之间存在2n = 字数的关系。如果某存储器 有十个地址输入端，那它就能存210=1024个字。 7.1 概 述 半导体存储器的技术指标 存取周期：存储器的性能取决于存储器的存取速率 。存储器的存取速度用存取周期或读写周期来表征。 把连续两次读（写）操作间隔的最短时间称为存取周 期。 7.1 概 述 3 常用存储器型号： SRAM: 2114(1K*4), 6264(8K*8) DRAM: 2164(64K*1) EPROM: 2716(2K*8), 2732(4K*8), 27128(16K*8), 27256(32K*8) EEPROM: 2816A(2K*8), 28C64(8K*8) 7.2 只读存储器（ROM) ROM：是存储固定信息的存储器，使用时只 能读出所存的信息而不能写入数据。 通常用其存放固定的数据和程序，如计算机系 统的引导程序、监控程序、用户控制程序、固 化数据。 只读存储器为非易失性存储器(nonvolatile memory)，去掉电源，所存信息不会丢失。 7.2 只读存储器 ROM可分为: 掩膜只读存储器（Mask Read Only Memory, MROM） 可编程只读存储器(Programmable Read Only Memory ，PROM) 紫外线可擦除可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)， 电擦除可编程只读存储器（Electrically Erasable Programmable Read Only Memory，EEPROM）， Flash存储器(也称快闪存储器)。 7.2.1掩模只读存储器 掩模只读存储器是采用掩模工艺制作的，其中的 存储内容是已经由制造商按照用户的要求进行了 专门设计。因此，掩模ROM在出厂时内部存储 的数据就已经固化好了。掩模ROM的存储数据 可永久保存，在批量生产时成本最低。适用于存 放固定不变的程序或数据。 1、固定ROM(掩模ROM): 在采用掩模工艺制作ROM时，其中存储的数据是由 制作过程中使用的掩模版决定的。这种掩模版是按照 用户的要求而专门设计的。因此，掩模ROM在出厂 时内部存储的数据就已经“固化”在里边了。 掩模ROM的存储数据可永久保存，适用于存放固定 不变的程序或数据。 适合于大批量生产使用，性价比高。 7.2.1 掩模只读存储器 图7-1 ROM结构图 掩模ROM由地址译码 器、存储矩阵、输出 和控制电路组成，如 图7-1所示。 当地址译码器选中某一个字 线后，该字线的若干位同时 读出。 2124096字XN位（N=8、16、32） 12位地址: 输出缓冲 VCC A1 A0 D1 D3 D2 D0 例：固定ROM 地 址 译 码 器 存 储 单 元 字线 分析已存入数据的固 定ROM电路。（二极 管作存储单元） 地址译码器 存储单元 地址译码器是一个与门 阵列，每一个字线对应一个 最小项，且是全部最小项。 存储单元是一个或门阵列，每一个位线 是将所对应的与项相加，是最小项之和。 位 线 地 址 译 码 器 存 储 单 元 地址译码器（字线）和存 储矩阵（位线）之间的关系。 A1A0D3D2D1D0 000101 011010 100111 111110 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 1 1 字线W和位线D的每个交叉点都是 一个存储单元。交叉点接二极管 时相当于存1，没有接二极管相当 于存0。交叉点的数目就是存储单 元数。 存储容量字数X位数4X4 交叉点还可以接三极管、MOS管等。 只有W0为1 其余字线 为00 1 1 0 有0为0，全1为1。 有1为1，全0为0。 输出缓冲 VCC A1 A0 D1 D3 D2 D0 图7-2 (44)的 NMOS固定ROM 输出电路 图7-4 32字8位熔断丝结构PROM 这种电路存储内容 全部为0。如果想使 某单元改写为1，需 要使熔丝通过大电 流，使它烧断。一 经烧断，再不能恢 复。 可编程只读存储器(PROM) 简化 ROM通用阵列图表示法： 将字线和位线画成相互垂直 的一个阵列，字线和位线的 每一个交叉点对应一个存储 单元，在交叉点上画一个“ 点”，表示该单元存“1”， 否则表示该单元存“0”。 ROM框图 地址码 与阵列 字线 或阵列 位线 与阵列是输入 变量的全部最 小项。不可编 程。 与项相 加，可 编程 A1A0D3D2D1D0 000101 011010 100111 111110 例：用二极管作存储单 元的固定ROM 组合电路 x1 x2 xn F1 F2 Fm 组合逻辑电路框图 输入 逻辑 变量 输出 逻辑 函数 ROM的结构 ROM应用 可用ROM电 路实现代码 转换、函数 运算、字符 发生等函数 。 NXM ROM应用举例:用ROM实现组合逻辑函数 例：用ROM实现一位全加器 全加器真值表： ABC iSCO 000 001 010 011 100 101 110 111 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 最小项之和表达式 S =m(1、2、4、7） C0 =m(3、5、6、7） 画点阵图： 0 1 2 3 4 5 6 7 AB 00 01 11 10 0 1 AB 00 01 11 10 0 1 AB 00 01 11 10 0 1 例：用ROM实现多输出函数 解：写出最小项之和表达式 11 1 1 1 1 1 11 1 1 1 0 1 2 3 4 5 6 7 C C C 图7-2 (44)的 NMOS固定ROM 输出电路 图7-2是一个44位的NMOS掩模ROM。 地址译码器：有两根地址输入线A1和A0，共有4个地址信号，每 个地址存放一个4位二进制信息； 译码器输出线：W0、W1、W2、W3称为字线，由输入的地址代 码A1A0确定选中哪条字线。被选中的数据经过输出缓冲器输出 。 存储矩阵：是NMOS管的或门阵列。一个字有4位信息，故有四条 数据线D0、D1、D2、D3 输出又称为位线，它是字位结构。存储矩阵实际上是一个编码 器，工作时编码内容不变。位线经过反相后输出，即为ROM的输 出端D0、D1、D2、D3。 每根字线和位线的交叉处是一个存储单元，共有16个单元。 交叉处有NMOS管的存储单元存储“1”，无NMOS管的存储单 元存储“0”。 例如，当地址A1A0=00时，则W0=1（W1、W2、W3均为0）， 此时选中0号地址使第一行的两个NMOS管导通，D2=0, D0=0, D3=D1=1， 经输出电路反相后，输出 D3D2D1D0=0101。因此，选中 一个地址，该行的存储内容输 出。四个地址存储的内容如表 所示。1 1 0 0 D0 1 0 1 1 D2 0 1 0 1 D1 0 1 0 1 D3 内 容 0 0 0 1 1 0 1 1 A1 A0 地 址 ROM中的信息表 掩模ROM的编程是设计者根据要求确定存储内容，设计出存 储矩阵，即哪些交叉点（存储单元）的信息为1，哪些为0。为 1的制造管子，为0的不需制造管子，画出存储矩阵编码图。通 常，存储矩阵中有管子处，用“码点”表示，由生产厂制作。图 7-2的存储矩阵简化编码图如图7-3所示。 位线与字线之间逻辑关 系为： D0=W0+W 1+W 3 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3 图7-3 图7-2中ROM的点阵图 存储矩阵的输出和输入是或的关系，这种存储矩阵是或 矩阵。地址译码器的输出和输入是与的关系，因此 ROM是一个多输入变量（地址）和多输出变量（数据 ）的与或逻辑阵列。 7.2.2 可编程只读存储器(PROM) PROM和ROM的区别在于ROM由厂家编程，PROM由用户编 程。出厂时PROM的内容全是0或全是1，使用时，用户可以根 据需要编好代码，写入PROM中。 由一只三极管和串在发射极的快速熔断丝组成。熔丝用很细的 低熔点合金丝或多晶硅导线制成。 由于熔丝烧断后不可恢复，故只能写入一次。PROM是由用户 用专用的写入器将信息写入。 适合于小批量试产使用，有保密位，可以加密。价格较高。 图7-4 32字8位熔断丝结构PROM 这种电路存储内容 全部为0。如果想使 某单元改写为1，需 要使熔丝通过大电 流，使它烧断。一 经烧断，再不能恢 复。 可编程只读存储器(PROM) 图7-4为一种PROM的结构图，存储矩阵的存储单元由双极型 三极管和熔断丝组成。存储容量为328位，存储矩阵是32行 8列，出厂时每个发射极的熔断丝都是连通的。 地址译码器输出线为高电平有效，32根字线分别接32行的 多发射极晶体管的基极，地址译码受片选信号控制，当 CS=0时，选中该芯片能够工作，输入地址有效，译码输出 线中某一根为高电平，选中一个地址。当CS= 1时，译码输 出全部为低电平，此片存储单元不工作。 读写控制电路供读出和写入之用。 在写入时，VCC接+12V电源，某位写入1时，该数据线为 1，写入回路中的稳压管DW击穿，T2导通，选中单元的 熔断丝通过足够大的电流而烧断；若输入数据为0，写 入电路中相对应的T2管不导通，该位对应的熔断丝仍为 连通状态，存储的0信息不变。 读出时，VCC接+5V电源，低于稳压管的击穿电压，所有 T2管都截止，如被选中的某位熔断丝是连通的，T1管导 通，输出为0；如果熔断丝是断开的，T1截止，读出1信 号。 7.2.3 可擦可编程只读存储器(EPROM) 程序调试期间使用 可擦除可编程存储器又可以分为： l光可擦除可编程存储器:用紫外光可以擦除ROM中全部信息 。擦除二十分钟，然后用专用编程器进行编程写入。型号 ：intel 2716 2732 2764 l电可擦除可编程存储器E2PROM:电擦除ROM，直接在编程 器上用电压信号进行擦除。重新写入和擦除同步进行。擦 除时间为20ms。型号：intel 2816 2832 2864 l快闪存储器(Flash Memory):直接在系统中擦除和改写，可 以擦除全部内容，也可以只擦除部分字节。 1 光可擦除可编程存储器EPROM 光可擦除可编程存储器EPROM是采用浮栅技术生产的可编程 存储器，它的存储单元多采用N沟道叠栅MOS管，简称 SIMOS管。它是一个N沟道增强型的MOS管，有两个重叠的 栅极：控制栅和没有外引线的浮置栅。 常用的EPROM有美国Intel公司的2716 （2K8位）、2732（4K8位）、2764 （8K8位）和27128（16K8位）。 图为2716的引脚排列。2716有24个引 脚，内部有行、列译码，地址输入端 A0A10 11个；数据输出端8个O0O7为 双向三态，编程时作为输入，为写入 数据的输入端，正常工作时为输出端 ，可直接与数据总线相接；有两种电 源输入端，VCC接5V，VPP正常读出时 接5V，编程写入时接25V；CS端为允 许输出控制端（片选控制端），低电 平时允许读出，高电平时编程或使输 出呈高阻状态；PD/PGM为低功耗编 程控制端。 2、E2PROM 采用了一种叫做Flotox（Floating Gate Tunnel Oxide）的 浮栅隧道氧化层的MOS管。Flotox管与SIMOS管相似,它 也属于N沟道增强型的MOS管,并且有两个栅极控制 栅Gc和浮置栅Gf。 Intel 公司的2864是 8KX8的EEPROM，它 的引脚如图7-9所示。 它有13个地址输入引脚 和8个数据I/O引脚。三 个控制输入决定其工作 模式。CE为高电平时 ，工作在低功耗的等待 模式，此时存储单元都 不工作，数据管处于高 阻状态。 图 2864 EEPROM的引脚图 在读取存储单元的内容时， 将正确的地址放到地址引脚 上，把CE置为低电平，输出 使能引脚OE也置为低电平， 使输出数据缓冲器处于工作 状态。在进行读操作时，写 使能引脚WE要置为高电平 。 图 2864 EEPROM的引脚图 在对某个存储单元进行写入操作时，将OE 始终置为高电平，这样输出缓冲器被关闭， 可以将要写入的数据放到I/O引脚。首先将 正确的地址放到地址引脚上，把CE和WE 置为低电平，将数据送到I/O引脚，把CE 和WE置为高电平，数据被锁存在触发式的 缓冲存储器中。当选定的地址单元擦除完成 后，将数据从缓冲器传到EEPROM阵列， 并存储到指定单元；其擦除和写入操作一般 需要5ms。 图 2864 EEPROM的引脚图 因为EEPROM内部存储数据的过 程很慢，所以数据传输操作的速度 也可以慢一些。因此，将 EEPROM器件采用8引脚封装，可 以与2线或3线的串行总线连接。例 如，目前经常使用的93C46就是串 行3线的EEPROM，其引脚排列如 图7-10所示。 图 串行3线的EEPROM 93C46 3快闪存储器(Flash Memory) 快闪存储器吸收了EPROM结构简单、编程可靠的优点，又 保留了EEPROM用隧道效应擦除的快捷特性，而且集成度可 以做得很高。其结构与SIMOS管相似,二者区别在于快闪存储 器中MOS管浮置栅与衬底间氧化层的厚度不到SIMOS管中的 一半。 图7-12是Intel公司的28F256A（ 32KX8） CMOS快闪存储器芯片 的引脚图。28F256A有15条地址线 ，8条数据线，3条控制线，2条电 源线。VCC是逻辑电路电源，VPP 是擦除和编程的供电电源，一般为 12V。新型的闪存芯片内部产生 VPP，外部只需一个VCC电源供电 。 图 28F256A 快闪存储器芯片的引脚图 图7-13是Atmel公司的 AT29C256（32KX8）CMOS 快闪存储器芯片，AT29C256 不需要高输入编程电压，只 需单5V的工作电压。 AT29C256的访问存取时间是 70ns，功耗是275mW。 图7-13 AT29C256引脚图 7.3 随机存取存储器 随机存取存储器RAM (Random Access Memory)可随时从任 一指定地址存入(写入)或取出(读出)信息。 用于存放中间数据，中间变量和结果，待调试程序。 RAM分为静态RAM (Static RAM，SRAM)和动态RAM (Dynamic RAM，DRAM) ；静态RAM又分为双极型和MOS 型。 静态存储器是以触发器为基本单元来存储0和1的，在不失电 的情况下，触发器状态不会改变； 动态存储器是用电容存储电荷的效应来存储二值信号的。电 容漏电会导致信息丢失，因此要求定时对电容进行充电或放 电。 由于动态存储器存储单元的结构非常简单，所以它所能达到 的集成度远高于静态存储器。但动态存储器的存取速度不如 静态存储器快。 SRAM一旦将1个字写入某个存储位置中，只要不断电，其 存储内容保持不变，除非该存储位置被重新写入信息。静态 RAM的结构类似ROM，只是它的存储单元是由双稳态触发 器来记忆信息的，一旦触发器被触发，在不断电情况下，它 的状态将被保持到下一次的触发信号到来，在这期间，读触 发器的状态不会改变触发器状态，即它可在不断电的情况下 反复高速读写，无限制。 SRAM的常见应用 在小的微处理机系统中做数据存储，通常是在“嵌入式”应用 中，如电话、烤炉、电子减振器等。通用计算机中常用 DRAM。 超快速SRAM通常在高性能计算机的“高速缓冲”存储器中存 储常用指令和数据。 DRAM必须对存储的数据进行读出和重写操作来周期地刷新， 否则存储器中的数据将会消失。动态RAM的存储单元是由电容 存储电荷来记忆信息的，考虑到集成度，这些电容容量都很小 ，而与这些电容相连器件的输入电阻总是一有限的高阻，所以 在这些电容上的电荷存在放电现象。为了维持电容上记忆的信 息，需在一定的时间内不断刷新存储单元。所以动态RAM在使 用上不如静态RAM方便，但它的集成度比静态RAM高，且价格 相对较低。 大多数RAM在断电后，所存储的数据会消失，是易失性存 储器(volatile memory)。 7.3.1 静态随机存储器SRAM 1. SRAM结构和工作原理 SRAM由存储矩阵、地址译 码器和读/写控制电路三部 分电路组成，其结构框图如 图7-14所示。（读写） 图7-14 SRAM的结构框图 1. SRAM结构和工作原理 地址译码器分成行地址译码 器和列地址译码器两部分。 行地址译码器将输入地址代 码的若干位译成某一条字线 的输出高、低电平信号，从 存储矩阵中选中一行存储单 元；列地址译码器将输入地 址代码的其余几位译成某一 条输出线上的高、低电平信 号，从字线选中的一行存储 单元中再选1位（或几位）， 实现读或写操作。 图7-14 SRAM的结构框图 7.3.1 静态随机存储器SRAM 1. SRAM结构和工作原理 读/写控制电路用于对存储单 元的读/写操作进行控制。当 读/写控制信号R/W=1时，执 行读操作，将存储单元里的 数据送到输入/输出端。当读/ 写控制信号R/W=0时，执行 写操作，将输入/输出端上的 数据写入到存储单元中。 读/写控制电路中的CS是片选 输入控制端。当CS=0时， SRAM可以进行正常的读/写 操作；当CS=1时，所有的输 入/输出端均为高阻态，对 SRAM不可以进行读/写操作 。 图7-14 SRAM的结构框图 7.3.1 静态随机存储器SRAM 双极型RAM的优点是速度快，但功耗大，集成度不高，大容 量RAM一般都是MOS型的。 3. MOS型SRAM的存储单元 4. SRAM芯片举例 图7-17是Intel公司的MOS型 SRAM 2114（10244位）的 结构图，图7-17是2114的引脚 图。采用X、Y双向译码方式 ，4096个存储单元排列成64行 64列矩阵，64列中每四列为 一组，分别由16根Y译码输出 线控制，即每一根译码输出线 控制存储矩阵中四列的数据输 入、输出通路，读写操作在 R/W（读/写信号）和CS（选 片信号）的控制下进行。当 CS=0且R/W =1时，实现读出 操作，当CS =0且R/W=0时执 行写操作。 图7-17 2114 SRAM存储器结构图 图7-19是6264（8KX8）SRAM 的引脚图，它有28个引脚，使 用5V电源供电，其操作方式如 表7-3所示。6264有13条地址线 ，寻址范围是8K；D7-D0为8位 数据输入/输出线，可与CPU的 数据总线连接；CS1和CS2为片 选信号线，CS1低有效，CS2高 有效；WE为写允许信号线， 用来控制存储器的写入操作； OE为读允许信号线，用来控 制存储器的读出操作。 图7-19 SRAM 6264引脚图 7.3. 2 动态随机存储器DRAM 动态RAM与静态RAM的区别在于：信息的存储单元是由 门控管和电容组成。用电容上是否存储电荷表示存1或存0 。为防止因电荷泄漏而丢失信息，需要周期性地对这种存 储器的内容进行重写，称为刷新。动态MOS存储单元电 路主要是三管和单管结构。 2. DRAM芯片举例 图7-21是单管DRAM 2116（16KX1）芯片 的结构图，它共有16 个引脚,其中A0A6为 地址输入线；而2116 的容量为16K，需要 14条地址线，为此 2116采用了地址线分 时复用技术，14位地 址码分行、列两部分 ，分两次由7条地址 线与芯片相连。 图7-21 2116 DRAM芯片的结构图 7. 4 存储器容量的扩展 存储器的种类很多，存储容量有大有小。当一片存储器不 能满足存储容量需要时，就需要将若干片存储器组合起来 ，构成满足存储容量要求的存储器。 RAM的扩展分为： 位扩展 字扩展 字数满足要求，而位数不够时，应采用位扩展。 实现位扩展的原则是： 多个单片RAM的I/O端并行输出。 多个RAM的CS接到一起，作为RAM的片选端（同时被选中 ）； 地址端对应接到一起，作为RAM的地址输入端。 多个单片RAM的R/W端接到一起，作为RAM的读/写控制端 ； 1. 位扩展 图7-23是用4片2561位的RAM扩展成2564位的RAM的接线图。 图7-23 RAM位扩展接线图 2.字扩展 在RAM的数据位的位数足够，而字数达不到要求时，需要 进行字扩展。字数增加，地址线数就得相应增加。 例如，用字扩展方式将4片2568位的RAM接成一个10248 位RAM。 实现字扩展的原则是： 多个单片RAM的数据线并接，作为存储器的数据线（不 需位扩展）。 多片构成字扩展之后，每次访问只能选中一片，选中哪一 片，由字扩展后多出的地址线决定。多出的地址线经输出低 有效的译码器译码，接至各片存储器的CS端； 多个单片存储器的地址线对应接到一起，作为存储器的低 位地址输入端； 多个单片存储器的R/W端接到一起作为RAM的读/写控制 端。 因为1024个字，要使用10条地址线；然而每片芯片上有8位 地址线，增加的2位地址线A8和A9，将其接2线-4线译码器的 输入，译码器的输出分别接4片2568位RAM 片选信号CS 。 图7-24 RAM的字扩展接法 7-10用10241位的RAM芯片组成16K8位的存储器，需要多少 个芯片？分为多少组？共需多少根地址线？地址线如何分配？ 习题7-10 解：用10241位的RAM芯片构成16K8位的存储器，共需要 (16K8)/(1K1)128片；8片为一组，共分为16组。 16K8位的存储器共需要14根地址线，其中低10根是低位地址， 实现片内存储单元选择；高4位进行译码，产生片选信号，从16组 中选中一组作为当前读写操作的对象。 习题7-10 首先进行芯片位扩展，由8片10241位的芯片组成10248位的芯 片组，除数据线之外，将一组中的8个芯片的同名引脚连在一起， 具体有：10根地址线A9A0、1根读写控制信号、1根片选信号。 习题7-10 然后进行芯片组的字扩展，将CPU的存储器读写控制信号与芯 片组的读写控制相连，10根地址线A9A0与芯片组的10根地址线 A9A0相连，A13A10与译码电路的输入相连，译码器输出16个信 号，分别与16组的片选信号相连， 【例7-1】 CPU的地址总线16根(A15A0，A0为低位)，双向数据总线8根 (D7D0)，控制总线中与主存有关的信号有MREQ(允许访存，低电平 有效)，R/W(高电平为读命令，低电平为写命令)。主存地址空间分 配如下：08191为系统程序区，由只读存储芯片组成；819232767为 用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地 址为十进制，按字节编址。现有如下存储器芯片： EPROM：8K8位(控制端仅有CS); SRAM：16K1位，2K8位，4K8位，8K8位 请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻 辑框图，注意画出片选逻辑(可选用门电路及3线-8线译码器74LS138) 与CPU 的连接，说明选哪些存储器芯片，选多少片？ 解： (1) 根据题目的地址范围，主存地址空间分配如下： 0-8191 (01FFFH) 8K EPROM 8192-32767(2000H-7FFFH) 24K SRAM 32767-63486 空 63487-65535(F800H-FFFFH) 2K SRAM 主存地址空间相应的二进制地址码如下: (2) 芯片选用： 8K8 EPROM 1片 8K8 SRAM 3片 2K8 SRAM 1片 主存地址空间相应的二进制地址码如下: 3线-8线译码器仅用Y0、Y1、Y2、 Y3、 Y7 输出端，且对最后 的2K8位芯片需加门电路。主存储器的组成与CPU连接逻辑图如 图7-25所示。 图7-25 主存储器的组成与CPU的连接图 7-5 ROM点阵图和地址线上波形图如图所示，画出 D3D0的波形图。 由图给出的ROM点阵图可以得到： D0=W0+W1+W3 =A1A0+A1A0+A1A0 = A1+A0 D1=W0+W2 =A1A0+A1A0= A0 D2=W0+W3 =A1A0+A1A0=A1A0 D3=W0+W1=A1A0+A1A0= A1 7-7 由164位ROM和4位二进制加法计数器74LS161 组成的脉冲分配电路如图所示，ROM输入和输出关 系如表所示。试画出在CLK信号作用下D3、D2、D1 、D0的波形。 地址输入数据输出 A3A2A1A0D3D2D1D0 00001111 00010000 00100011 00110100 01000101 01011010 01101001 01111000 10001111 10011100 10100001 10110010 11000001 11010100 11100111 11110000 解：由图可知，74LS161计数器从D3D2D1D0=0001开始 依次计数；当D3D2D1D0=1111时，进位CO为1，预置数 为0，为有效信号，D3D2D1D0回到0001，重新开始计数 。列出计数器输入输出关系表。根据表可以画出在CLK 信号作用下D3、D2、D1、D0的波形图。 74LS16