MS320C54x的硬件结构DSP技术与应用实例第.ppt

2.1 结构概述 2.2 总线结构 2.3 中央处理器 2.4 中央存储器 2.5 片内外围设备 2.6 复位电路 第2章 TMS320C54x的硬件结构 2.1 结构概述 型 号 电电 压压 （V） 片内存储储器片内外设设 指令周期 (ns) 封装形式 RAM1 （千字） ROM （千字） 串行口 定时时 器 主机 接口 引脚类类型 TMS320C5415.0528223125100TQPF TMS320LC5413.3528223120/25100TQPF TMS320C5425.010223125128/144TQPF TMS320LC5423.310224120/25100TQPF TMS320LC5433.310224120/25128TQPF TMS320LC5453.3648725120/25128TQPF TMS320LC545A3.3648725115/20/25100TQPF TMS320LC5463.3648725120/25100TQPF TMS320LC546A3.3648725115/20/25144BGA/TQPF TMS320LC5483.332225115/20144TQPF/BGA TMS320LC5493.3321636112.5/15144TQPF/BGA TMS320VC5493.3(内核2.5)321636110144TQPF/BGA TMS3220VC54023.3(内核2.8)1642210144TQPF/BGA TMS3220VC54093.3(内核2.8)3243110144TQPF/BGA TMS3220VC54103.3(内核2.5)6463110144TQPF/BGA TMS3220VC54203.3(内核2.8)10006110144TQPF/BGA 1. TMS320C54x DSP的主要特性 2. TMS320C54x的硬件结构框图 控制界面 系统控制程序地址控制数据地址控制 乘法器 加法器 算术逻 辑运算 桶形 移位器 程序/数据存储器 串行口 并行口 定时器 计数器 中断 I/O扩展口 中央处理器比较器 特殊功能 寄存器 存储 控制 界面 外设 控制 界面 PAB PB CAB CB DAB DB EAB EB 它围绕8条总线由10大部分组成: 2.2 总线结构 1.总线数目与作用 1条程序总线(PB)： 传送取自程序存储器的指令代码和立即操作数 3条数据总线(CB、DB和EB)： 将内部各单元连接在一起 4条地址总线(PAB、CAB、DAB和EAB)： 传送执行指令所需的地址 2. 各种方式所用到的总线 读读/写方式 地址总线总线程序总线总线数据总线总线 PABCABDABEABPBCBDBEB 程序读 程序写 单数据读 双数据读 长数据（32位）读(hw)(lw)(hw)(lw) 单数据写 数据读/数据写 双数据读/系数读 外设读 外设写 2.3 中央处理器 中央处理器（CPU）由运算部件和控制部件组成： (1)一个40位的算术逻辑单元（ALU） (2)两个40位的累加器（ACCA和ACCB） (3)一个桶形移位器 (4)1717位乘法器 (5)40位加法器 (6)比较、选择和存储单元（CSSU） (7)指数编码器 (8)各种CPU寄存器 CB15CB0 DB15DB0 暂存器T 符号控制符号控制 乘数Y乘数X XY 算术逻辑单元(ALU) 累加器A累加器B 乘数 MAC输出 移位器输出 2.3.1 运算部件 1算术逻辑单元（ALU） 39323116150 累加器AAGAHAL 保护位高阶位低阶位 39323116150 累加器BBGBHBL 保护位高阶位低阶位 2累加器 累加器A和B都可分成3个部分: 累加器在CPU中的表示: 来自累加器ACB15CB0 DB15DB0 符号控制 桶形移位器 （-1631） 写选择 MSW/LSW 乘法器MUX 来自累加器B TC（测试位） CSSU ALU SXM T：-1631 ASM（40）：-1615 指令寄存器立即数：-1615或015 EB15EB0 3桶形移位器 0 来自累加器A 溢出（OVA/OVB） 结果0（ZA/ZB） 加数Y加数X CB15CB0 DB15DB0 PB15PB0 暂存器T 符号控制符号控制 X Y 乘法器（1717） 小数/整数 0检测舍入 状态 加法器（40） 来自累加器B 溢出模式（OVM） 至累加器A/B 乘数 乘数Y乘数X 4乘法器/加法器单元 累加器A 比较COMP 写选择 MSW/LSW 乘法器MUX 累加器B CSSU EB15-EB0 状态移位TRN 测试TC 桶形移位器 5比较、选择和存储单元 6指数编码器 指数编码器是用于支持单周期指令EXP的专用硬件。 在EXP指令中,累加器中的指数值能以二进制补码的 形式存储在T寄存器中,范围为831位。 指数值定义为前面的冗余位数减 8 的差值,即累加器 中为消除非有效符号位所需移动的位数。 当累加器中的值超过32位时，该操作将产生负值。 【例】 EXP A ；（冗余符号位-8）T寄存器 ST T，EXPONET ；将指数值存到数据存储器中 NORM A ；对累加器进行归一化 1576543210 IPTRMP/MCOVLYAVISDROMCLKOFFSUMLSST 2.3.2 控制部件 控制部件是TMS320C54x芯片的中枢神经，由各种 控制寄存器及流水线指令操作控制逻辑组成。 1处理器工作方式控制及寄存器PMST (1)PMST各位的定义 (2)数据存储前的饱和处理步骤 a.根据指令要求对累加器的40位数据进行移位。 b.将40位数据饱和处理成32位数据，饱和处理与SXM位有关。 c.按指令要求操作数据。 d.在指令执行期间，累加器的内容不变。 1513121110980 ARPTCCOVAOVBDP 2状态寄存器ST0 ST0各位的定义: 3状态寄存器ST1 ST1各位的定义: 1514131211109876540 BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM ST1反映寻址要求，计算的初始状态设置，I/O及中断控制。 ST0反映寻址要求和计算的中间运行状态。 2.4 中央存储器 TMS320C54x系列片内程序和数据存储空间配置 存储储器类类型541542542545546548 ROM（千字） 程序（千字） 程序/数据 28 20 8 2 2 0 2 2 0 48 32 16 48 32 16 2 2 0 DARAM（千字）51010668 SARAM（千字）0000024 地址程序存储空间地址程序存储空间地址程序存储空间 0000H 0页： OVLY=1： 保留 OVLY=0： 外部存储器 0000H 0页： OVLY=1： 保留 OVLY=0： 外部存储器 0000H 存储器映射 寄存器 005FH 0060H 暂存寄存器 007FH007FH007FH 0080H OVLY=1： 片上DARAM OVLY=0： 外部存储器 0080H OVLY=1： 片上DARAM OVLY=0： 外部存储器 0080H 片上DARAM （16千字16位） 3FFFH3FFFH 4000H 外部存储器 4000H 外部存储器 3FFFH 4000H外部存储器EFFFHEFFFH F000H 片上ROM （4千字16位） F000H DROM=1： 片上ROM DROM=0： 片外ROM FEFFH FF00H 保留 FF7FHFEFFH FF80H中断矢量表 （外部存储器） FF7FHFF00HDROM=1： 保留 DROM=0： 片外存储器 FF80H 中断矢量表 （外部存储器） FFFFHFFFFHFFFFH MP/MC=1 微处理器模式 MP/MC=0 微计算机模式 DROM控制的 数据存储空间 1. 存储器地址、空间分配 00 0000H 第0页 0页 64千字 1 0000H 第1页 低32千字 （片外） F 0000H 第15页 低32千字 （片外） 1 7FFFHF 7FFFH 1 8000H 第1页 高32千字 （片外） F 8000H 第15页 高32千字 （片外） 00 FFFFH1 FFFFHF FFFFH 扩展程序存储器结构图 F800h F900h FA00h FB00h FC00h FD00h FE00h FF00h FF80h 自动加载代码（Boot loader code） 律扩展表 A律扩展表 sin函数表 保留 中断矢量表 2程序存储器 TMS320C5402可寻址1MW（兆字）的片外存储器的存储空间。 它的片内ROM、DARAM、SARAM都可通过软件映像到程序空间， 此时CPU可以自动地按程序空间方式对它寻址。 TMS320C5402有4KW片内ROM，内容如图： 0000H存储器映像CPU寄存器 0020H 存储器映像外设寄存器 0040H 0060H暂存寄存器（DP=0） 0080HDARAM （DP=1） 0100HDARAM （DP=2） 0180HDARAM （DP=3） 0200HDARAM （DP=4） 0280HDARAM （DP=5） 0300HDARAM （DP=6） 0380HDARAM （DP=7） 3数据存储器 根据型号的不同，其容量范围为10200KW（千字），包括片上 ROM、DARAM、SARAM。当CPU产生的数据地址在片内数据存储器 范围内时，便直接对片内数据存储器寻址；当CPU产生的数据地址不在 片内数据存储器范围内时，CPU自动对片外数据存储器寻址。 为了提高CPU的并行处理能力， 片内DARAM和数据ROM细分成80H 个存储单元构成若干数据块。用户可 在一个指令周期内从同一块DARAM 或ROM中取出两个操作数，且将数据 写入另一块DARAM或ROM中。 右图为DARAM前1KW的数据存 储器配置图。 （1） 第一类类特殊功能寄存器 地址 (Hex) 寄存器 符 号 寄存器名称 地址 (Hex) 寄存器 符 号 寄存器名称 0IMR中断屏蔽寄存器11AR1辅助寄存器1 1IFR中断标志寄存器12AR2辅助寄存器2 25保留（用于测试 ）13AR3辅助寄存器3 6ST0状态寄存器014AR4辅助寄存器4 7ST1状态寄存器115AR5辅助寄存器5 8AL累加器A低位（150 b）16AR6辅助寄存器6 9AH累加器A高位（3116 b）17AR7辅助寄存器7 AAG累加器A保护位（3932 b）18SP堆栈指针寄存器 BBL累加器B低位（150 b）19BK循环缓 冲区大小寄存器 CBH累加器B高位（3116 b）1ABRC块循环寄存器 DBG累加器B保护位（3932 b）1BRSA块循环起始地址 ET暂存寄存器1CREA块循环结 束地址 FTRN状态转 移寄存器1DPMST处理器工作方式控制寄存 器 10AR0辅助寄存器01EXPC程序计数器扩展寄存器 1F保留 4特殊功能寄存器 （2） 第二类特殊功能寄存器 地址 （Hex） 寄存器 符 号 寄存器名称 地址 （Hex） 寄存器 符 号 寄存器名称 20BDRR0缓冲串口数据接收寄存器30DRR1串口数据接收寄存器 21BDXR0缓冲串口数据发送寄存器31DXR1串口数据发送寄存器 22BSPC0缓冲串口控制寄存器32SPC1串口控制寄存器 23BSPCE0缓冲串口控制扩展寄存器3337保留 24TIM定时设 定寄存器38AXR0ABU发送地址寄存器 25PRD定时周期寄存器39BKX0ABU发送缓冲范围寄存器 26TCR定时控制寄存器3AARR0ABU接收地址寄存器 27保留3BBKR0ABU接收缓冲范围寄存器 28SWWSR软件等待状态寄存器3C57保留 29BSCR多路开关控制寄存器58CLKMD时钟 模式寄存器 2A2F保留595F保留 2.5 片内外围设备 1通用I/O引脚 2软件可编程等待状态发生器 3可编程块切换逻辑 4主机接口 5硬件定时器 6时钟发生器 7串行通信接口 2.6 复位电路 1复位状态 TMS320C54x复位时，CPU中的主要寄存器ST0， ST1，PMST的状态分别为ST