时序逻辑电路答案.pdf

时序逻辑电路 题 1：分析如图 1 所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图，说明电路能否自启动。 JQ Q JQ Q JQ Q CP KKK & Y Q1 Q2 Q3 12 3 图 1 解解 电路属 Moore 型同步时序电路。按照时序电路的分析步骤，分析过程如下： （1）确定各触发器的激励函数（驱动方程）和电路的输出逻辑函数 31233 221 113 JQQKQ JKQ JKQ （1） 3 YQ （2） （2）列出电路的特征方程组（次态方程组） 1 312333321 1 2121221 1 1313131 n n n QQQ QQ QQ Q Q QQQQQQQ QQ QQ QQQ ? （3） （3）作电路状态转换表 方法 1 利用（3）式寻求状态之间的转换关系。设电路的初始状态为 000，代入 （3）求出电路的次态 1 3 n Q 1 2 n Q 1 1 n Q 010，再以 010 作为初态，按同样的方法继 续进行，直至所求的次态返回设定的初始状态 000 为止。检查得到的状态转换表 是否包含了电路所有可能出现的状态， 若没有，还应将未包含的状态对应的次态 求出，得出完整的电路状态转换表，如表 1 所示。 表 1 CP 脉冲顺序 Q3 Q2 Q1 1 3 n Q 1 2 n Q 1 1 n Q Y 0 1 2 3 4 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 偏离状态 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 0 1 1 1 1 方法 2 利用触发器的激励函数（1）式求次态。如表 2 所示。 表 2 Q3 Q2 Q1 J3 K3 J2 K2 J1 K1 1 3 n Q 1 2 n Q 1 1 n Q Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 0 1 1 1 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 1 （4）依据表 1 或表 2，画电路的状态转换图，如图 1（b）所示。 000001010 011100 111 110 101 321 Q Q Q /0/0 /0 /0 /1 /1 /1 /1 /Y 图 1（b） （5）电路特性描述 由状态转换图可知，电路由初始状态 000 经 5 个 CP 脉冲后，回到初始状态， 并从输出端给出一进位信号，因此，电路为模 5 同步加法计数器。由于电路的三 个偏离状态在 CP 脉冲的作用下均能进入主循环链内，因此电路能够自启动。 题 2：电路如图 2 所示，列出状态转换表，画出状态转换图和波形图，分析电路 功能。 Z 1 D 1 Q 1 Q 2 D 2 Q 2 Q CP CP 图 2 解： （1）写出各级的触发器的驱动方程和电路的输出方程： D1= 21Q Q ，D2=Q1，Z=Q2CP ( 3 ) 电路状态转换表 2 Q 1 Q 2 D 1 D 1 2 n Q 1 1 n Q Z 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 1 1 （4）状态转换图和波形图。 21 Q Q 因此，电路是同步模 3 计数器，能够自启动。 题 3：图 3 是由移存器构成的脉冲序列发生器，试画出电路的状态转换图，判断 电路能否自启动。若不能自启动，应如何修改电路？ CP Q1 0 Q1 0 Z DQ Q Q1 1 DQ Q 2 & Z CP Q1 DQ Q 3 & & Q2 Q3 图 3 解解 电路属 Moore 型同步时序逻辑电路。 （1）电路的驱动方程和输出方程 32 21 13131 DQ DQ DQ QQ Q 3 ZQ （2）电路的状态方程组（特征方程组） 1 32 1 21 1 13131 n n n QQ QQ QQ QQ Q （3）电路的状态转换表如表所示 Q3 Q2 Q1 D1 1 3 n Q 1 2 n Q 1 1 n Q Z 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 0 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 （4）电路的状态转换图如图 3（b）所示 000001010 110100 111 101 011 321 Q Q Q /0/0 /1 /1 /1 /0 /0 /Z /1 图 3（b） 由状态转换图可知，偏离状态 111 不能回到主循环链中，因此，电路不能自 启动。 （5）对不能自启动的电路进行修改，方法很多，目的是打开偏离状态的循环链， 将其引入主循环链中。图 3（a）所示的电路为由 D 触发器构成的移存型电路， 在 CP 脉冲的作用下构成右移工作方式，第一级触发器移入的数据由 D1的函数 决定。 因此要打开偏离状态 111 的循环链， 只能使其次态为 110。 即在现态为 111 时，使 D1的逻辑值为 0。由此画出 D1的卡诺图，如图 3（c）所示，所以DQ QQ Q QQ Q Q Q Q? 修改后的电路如图 3（d）所示，虚线所示为修改部分。电路状态转换图如图 3（e）所示。 00011110 1 0 D1 11 Q3Q2 Q1 1 DQ Q Q1 1 DQ Q 2 & Z CP Q1 DQ Q 3 & & Q2 Q3 图 3（c） 图 3（d） 000001010 110100 101 011 321 Q Q Q /0/0 /1 /1 /1 /0 /0 /Z 111 /1 图 3（e） 题 4： 在如图 4 所示的电路中， 若两个移位寄存器中的原始数据分别为 A3A2A1A0 1001，B3B2B1B00011，试问经过四个 CP 信号作用后两个寄存器中的数据如 何？这个电路完成什么功能？ 图 4 解 电路由三部分组成，第一部分是存储四位二进制数据的两个移位寄存器，各 由四个 D 触发器构成；第二部分是全加器；第三部分是一个 D 触发器，用以存 储全加器的进位输出信号。当第 1 个 CP 脉冲的上升沿到来时，存储 A3A2A1A0 的移位寄存器数据右移一位，同时将 A0和 B0的相加和 S0移入最左端的 D 触发 器，此时移位寄存器中存储的数据为 S0A3A2A1；存储 B3B2B1B0的移位寄存器数 据右移一位，同时将最左端的 D 触发器清 0，此时移位寄存器中存储的数据为 0B3B2B1。依次继续进行，经过四个 CP 信号的作用后，存入原始数据 A3A2A1A0 和 B3B2B1B0两个寄存器中的数据分别为 S3S2S1S0和 0000。因此，电路完成四位 二进制数相加运算的功能。 题:5：计数器电路如图 5（1） 、 （2）所示，画出电路的状态转换图，说明各是多 少进制的计数器。 图 5（1） 图 5（2） 解：图 5（1）是采用同步置数法接成的七进制计数器。当计数器计成 1001（9） 状态时，LD变成低电位。 待下一个 CP 脉冲到来时， 将电路置成 3210 0011Q Q QQ , 然后在从 0011 开始作加法计数。在 CP 连续作用下，电路将在 00111001 这七 个状态间循环，故电路为七进制计数器。电路状态转换图如图： 001101000101 0111 3210 QQQQ 100110000110 0LD 图 5（2）电路是采用异步置零法，用 74LS161 接成的九进制计数器。当计数 器计数状态为 3210 1001Q Q QQ 时，与非门输出低电平置 0 信号，立刻将计数器置 成 3210 0000Q Q QQ 状态。 由于 1001 是一个暂稳态， 不存在于稳定状态的循环中， 所以电路按 00001000 这九个状态顺序循环， 是九进制计数器。 电路状态转换图 如图： 3210 QQQQ 题 6：如图 6 电路是可变制计数器，试分析当控制变量 A 为 1 和 0 时电路各为几 进制计数器。 图 6 解 依题意分析，电路采用置数最小数法组成可变模计数器。当 A0，74LS161 中 Q3Q2Q1Q01001 时，与或非门输出低电平，按几进制几-1 置零，因此构成 10 进制计数器。当 A1，74LS161 中 Q3Q2Q1Q01011 时，与或非门输出低电平， 按几进制几-1 置零，因此构成 12 进制计数器。 题 7: 由同步十进制计数器 74LS161 组成的计数器如图 7（1） 、 （2）所示，试分 析电路的分频比（即 Y 与 CP 的频率之比） 。 图 7（1） EP ET CP C LD RD 74LS161 1 CP Q0Q1Q2Q3 D1D2D3D0 1EP ET CP C LD RD 74LS161 Y Q0Q1Q2Q3 D1D2D3D0 1 1 0 进位输出 EP ET CP C LD RD 74LS161 1 CP Q0Q1Q2Q3 D1D2D3D0 EP ET CP C LD RD 74LS161 Y Q0Q1Q2Q3 D1D2D3D0 进位输出 & 图 7（2） 解解 （1）依题意，单独分析片和片分别是 7 进制计数器和 9 进制计数器。两 片之间是以串行进位方式连接，构成异步工作。当片接收 7 个 CP 脉冲后，状 态回到初始状态 1001，同时进位输出 C 负跳，给出一个完整的脉冲信号，C 的 这一负跳求反为正跳，作为片的计数脉冲，片计数器计 1；如此进行下去， 当经过 7963 个 CP 脉冲后，片和片的计数状态分别回到初始状态 1001 和 0111。因此，Y 与 CP 的频率之比为 1:63。 （2）电路采用整体置数方式连接。两片 74LS161 共用 CP 脉冲和置数信号，片 的进位输出 C 作为片的 EP 和 ET 输入。因此，片是高位片，给出电路计 数状态的高 4 位，片是低位片，给出电路计数状态的低 4 位。 电路在 CP 脉冲信号的作用下，由数据输入端状态 0000 0000 开始计数，当 片计数到 0101，片计数到 0010，即电路计数状态为 0101 0010（82）时， 与非门输出低电平 0，两片 74LS161 同时进入置数工作状态，在下一个 CP 脉冲 到来后，电路又回到状态 0000 0000。因此，电路的计数状态是 0000 00000101 0010，共有 83 个稳态，构成 83 进制计数器，Y 与 CP 的频率之比为 1:83。 。 题 8：试用 74LS161 设计七进制计数器，方法不限。 解： （1）清零法 按几进制几清零，要组成七进制计数器，要利用状态 Q3Q2Q1Q0 =0111 产生清零 信号，即令 210D RQ QQ。如下图（a）所示： EP ET CP 74LS161 1 CP Q0Q1Q2Q3 D1D2D3D0 LD RD & C 图 （a） (2) 置数法 按几进制几-1 置零，要组成七进制计数器，要利用状态 Q3Q2Q1Q0 =0110 产生置 数信号，即令 21 LDQ Q。如下图（b）所示： 图 （b） 题 9：图 9 是用二十进制优先编码器 74LS147 和同步十进制计数器 74LS160 组成的可控分频器，试说明当输入控制信号 A、B、C、D、E、F、G、H、 I 分别为低电平时由 Y 端输出的脉冲频率各为多少。已知 CP 端输入脉冲 的频率为 10kHz。 74LS160 74LS147 图 9 解解 输入控制信号 AI 分别为低电平时，由 74LS147 编码分别输出一组不同的 四位二进制代码，求反后加入 74LS160 数据输入端，输入数据 N 不同，从而构 成不同模值的计数器。 图中电路利用 74LS160 进位输出产生置数信号，数据输入端的数据 N 和计 数器模值 M 之间的关系为：M10N。输入控制信号 AI 分别为低电平时， 对应 Y 端输出的脉冲频率如表 5-9 所示。 表 5-9 A B C D E F G H I 3 Y 2 Y 1 Y 0 Y D3 D2 D1 D0 M Y 的频率（kHz） 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 2 3 4 5 6 7 8 9 Y1 10 / 25 10 / 33.33 10 / 42.5 10 / 52 10 / 61.67 10 / 71.43 10 / 81.25 10 / 91.11 题 10：由 74LS90 组成的计数器如图 10（a） 、 （b） 、 （c）所示，画出电路的状态 转换图，说明各是几进制计数器。 CP0 CP1 Q1Q2Q3Q0 S91R02R01S92 74LS290 CP & & 1 进位输出& G1 G2 CP0 CP1 Q1Q2Q3Q0 S91R02R01S92 74LS290 CP & & 1 进位输出 G1G2 图 10 （a） 图 10（b） CP0 CP1 Q1Q2Q3Q0 S91R02R01S92 74LS290 CP & CP0 CP1 Q1Q2Q3Q0 S91R02R01S92 74LS290 & G1 图 10 （c） 解解 分析图 10（a）和图 10（b） ： 图 10（a）和图 10（b）所示电路均以先二后五的方式连接，输出 Q3Q2Q1Q0 的编码为 8421BCD 码。二者状态转换图分别如图 10（d） 、 （e）所示。图（a） 是利用清零法组成的 6 进制计数器；图（b）是利用置 9 法组成的 7 进制计数器。 0000000100100011 010001010110 3210 QQQQ 0000000100100011 010001010110 1001 3210 QQ QQ 图 10（d） 图 10（e） 分析图 10（c）所示电路： 片、的输入脉冲均从 CP0送入，CP1接 Q0，构成 8421BCD 编码输出的 十进制计数方式。片接收输入脉冲 CP，片的输入脉冲由片的进位信号给 出，当输入 10 个 CP 脉冲后，片计数回零，同时给出一个完整的进位信号， 片计数 1。因此片为高位片，对应计数的十位，片是低位片，对应计数的 个位。 当片的 Q1为 1（即计数到 2，Q3Q2Q1Q00010， ） ，片的 Q2为 1（即计 数到 4，Q3Q2Q1Q00100）时，门 G1输出高电平，使两片的复位端有效，异步 清零。电路计数到 24 个 CP 脉冲后异步清零，因此是 24 进制计数器。 题 11：试分析图 11 所示电路，列出电路的状态转换表，求出电路的输出 Z 的序 列信号。 CP DSR DSL Q0Q1Q2Q3 D1D2D3D0 RD S1 S0 1CP 74LS194 0 1 2 3 4 5 6 7 G 0 7 Y A0 74LS151 A1A2 S 1 1 Z 图 11 解解 电路是由移位寄存器 74LS194 和组合逻辑电路 74LS151 组成的移位型序列 YDSR Q0 Q1 Q2 Q3 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 0 1 0 1 0 0 1 0 0 0 0 1 信号发生器。移位寄存器 74LS194 构成右移位工作方式，右移输入为 74LS151 的输出 Y，Y 值取决于 74LS151 的地址输入 A2A1A0Q2Q1Q0。电路的输出 Z 由 移位寄存器的 Q3端给出。依据上述关系，列出电路的状态转换关系如表所示。 电路输出序列信号 Z0001011101。 题 12：试设计一个计数型序列信号发生器电路，使之在一系列 CP 信号作用下能 周期性地输出“0010110111”的序列信号。 解解 （1）依据序列信号循环周期确定计数器的模值及状态转换表。 输出序列信号的循环长度 L10，则计数器的模值为 10。选取计数器 16 个 状态中的后 10 个，即 01101111，令计数器在状态转移过程中，每一个状态稳 定时，输出符合给定序列要求的信号。列