实验一TTL和CMOS集成门电路参数测试.doc

第第 2 章章 数字电路与逻辑设计基本实验数字电路与逻辑设计基本实验 2.12.1 TTLTTL 和和 CMOSCMOS 集成门电路参数测试集成门电路参数测试 2.1.1 实验目的实验目的 1.了解 TTL 和 CMOS 逻辑门电路的主要参数及参数意义。 2.熟悉 TTL 和 CMOS 逻辑门电路的主要参数的测量方法。 3.掌握 TTL 和 CMOS 逻辑门电路的逻辑功能及使用规则。 4.掌握数字电路与逻辑设计实验的基本操作规范。 2.1.2 实验仪器及器件实验仪器及器件 序号仪器或器件名称型号或规格数量 1 双踪示波器、数字示波 器 CS-4125、DS10221 2数字逻辑实验箱SBL 型1 3指针式万用表500HA 型1 42 输入四与非门（TTL）74LS001 5 2 输入四与非门 （CMOS） CD40111 6PC 机和仿真软件Multisim 仿真软件1 2.1.3 实验原理实验原理 逻辑门电路早期是由分立元件构成，体积大，性能差。随着半导体工艺的不断发展， 电路设计也随之改进，使所有元器件连同布线都集成在一小块硅芯片上，形成集成逻辑门。 集成逻辑门是最基本的数字集成元件，目前使用较普遍的双极型数字集成电路是 TTL 逻辑 门电路，它的品种已超过千种。CMOS 逻辑门电路是在 TTL 电路问世之后，所开发出的另 一种广泛应用的数字集成器件。从发展趋势来看，由于制造工艺的改进，CMOS 器件的性 能有可能超越 TTL 而成为占主导地位的逻辑器件。CMOS 器件的工作速度可以接近 TTL 器件，而它的功耗和抗干扰能力则远优于 TTL 器件。早期生产的 CMOS 门电路为 4000 系 列，随后发展为 4000B 系列。当前与 TTL 兼容的 CMOS 器件如 74HCT 系列等，可与 TTL 器件替换使用。通过本次实验，希望同学们初步掌握数字电路集成芯片的使用方法及实验 的基本操作规范。 891011 12 1213 3 14 4567 GND &O &O O &O & 1A1B1Y2A2B2Y 4A4B4Y3A3B3YVCC 891011 12 1213 3 14 4567 &O &O O & O & VSS1A1B1Y2A2B2Y 4A4B4Y3A3B3YVDD 图 2.1.1 74LS00 管脚排列及逻辑符号 图 2.1.2 CD4011B 管脚排列及逻辑符号 （一）TTL 与非门的参数 本实验采用 TTL 双极型数字集成逻辑门器件 74LS00，它有四个 2 输入与非门，封装 形式为双列直插式，引脚排列及逻辑符号如图 2.1.1 所示，其中 A、B 为输入端，Y 为输出 端，输入输出关系为。 TTL 逻辑门电路主要参数有：ABY 1电源特性参数 ICCL、ICCH ICCL是指输出端为低电平时电源提供给器件的电流，即逻辑门的输入端全部悬空或接 高电平时，且该门输出端空载时电源提供器件的电流；ICCH是指输出为高电平时电源提供 给器件的电流，即输入端至少有一个接地，输出端空载时电源提供器件的电流。注意图 2.1.1 所示器件，四个门的电源 VCC引线是连在一起的，实验测量时，所测得电流是单个门电流 的四倍。 2输入特性参数 IIL、IIH IIL是指一个输入端接地，其它输入端悬空或接高电平，从输入端流向接地端的电流； IIH是指一个输入端接高电平 VCC，其它输入端接地，高电平 VCC流向输入端的电流。 图 2.1.3 TTL 电压传输特性曲线 3电压传输特性参数 电压传输特性是指输出电压 Vo随输入电压 Vi变化的关系，图 2.1.3 所示为 TTL 逻辑 门电路电压传输特性曲线。该图为理论的电压传输特性曲线，从特性曲线图中可以得到 TTL 逻辑门主要参数如下： 输出低电平 VOL，是指当与非门输入端均接高电平或悬空时的输出电压值，当输出空 载时 VOL0.3V，当输出接有灌电流负载时，VOL将上升，其允许最大值 VOLmax为 0.4V。 输出高电平 VOH，是指当与非门有一个或一个以上的输入端接地或接低电平时的输出 电压值，当输出空载时 VOH4.2V，当输出接有拉电流负载时，VOH将下降，其允许最小 值 VOHmin为 2.4V。 开门电平 VON (VIHmin)，是指保持输出为低电平时的最小输入高电平，一般 VON1.8V，LS 系列约 1.2V 左右。关门电平 VOFF(VILmax)，是指保持输出为额定高电平的 90%时的最大输入低电平，一般 VOFF0.8V。 阈值电平 Vth，是指在电压传输特性曲线中输出电平急剧变化中点附近的输入电平值， 一般为 1.4V（标准型）或 1.0V（LS 型） 。当与非门输入电平为 Vth时，输入的极小变化可 引起输出状态迅速变化，利用这个特性，可以构成多谐振荡器。 直流噪声容限 VN，是指在最坏的条件下，输入端所允许的输入电压变化的极限范围。 其中，低电平直流噪声容限 VNL定义为 VNL=VOFF - VOLmax；高电平直流噪声容限 VNH定义 为：VNH=VOHmin - VON 。 4输出特性参数 NO NO为扇出系数，是指电路能驱动同类门电路的数目，用以衡量电路带负载的能力。在 输出低电平时，假设因灌电流负载造成 VOL的上升不超过 0.4V，则可从相应的输出特性上 查得最大允许的灌电流 IOLmax，由此可算出输出低电平时的扇出系数为 NOL=IOLmax/IILmax。 在输出高电平时，设因拉电流负载造成 VOH的下降不低于 2.4V，则可从相应输出特性上查 得最大允许的拉电流 IOHmax，由此可得输出高电平时的扇出系数为 NOH=IOHmax/IIHmax。 5动态特性参数 tpd tpd为传输时延，是衡量门电路开关速度的一个重要指标。如图 2.1.4 所示，即 tpd=（tPLH+tPHL）/2，tPHL为导通延迟时间，tPLH为截止延迟时间。 tpHLtpLH VI VO 0.5Vm 0.5Vm 图 2.1.4 传输时延tpd （二）TTL 与非门的逻辑功能 根据与非门的工作原理，输入端全为高电平时输出为低电平，否则输出为高电平。实 验时输入端的高低电平可由逻辑开关提供，开关拨上为逻辑“1” ，拨下为逻辑“0” ，输出 可用指示灯显示，输出高电平则指示灯亮，输出低电平则灭，这样就可观察指示灯的变化 情况确定输入输出的逻辑关系。 （三）CMOS 与非门的主要参数 CMOS 与非门主要参数的定义与 TTL 电路相仿，从略。参数在测试的时候，多余输 入端的处理上与 TTL 电路不同。一般情况下，多余的输入端口接电源或者接地（根据芯片 逻辑功能要求） ，但在稳定性要求极高的电路中，多余的输入端口还要接保护电路。 2.1.4 实验内容实验内容 （一）基础实验部分 表 2.1.1 TTL 与非门逻辑功能测 试 ABY 低低 低高 高低 1TTL 与非门逻辑功能的测试 实验箱总开关处 OFF 状态，把一块 74LS00 固定在实 验箱的插座上，连接 14 脚电源 VCC至实验箱+5V 端口，连接 7 脚 GND 至实验箱接地端口， 从 74LS00 中任选一个与非门，它的两个输入端 A、B 分别接逻辑开关，由开关提供输入 的高、低电平，输出端接指示灯，由指示灯的亮、灭表示输出的高、低电平。改变开关的 状态，观察指示灯的变化，将实验结果 记录在表 2.1.1 中。 2TTL 与非门的参数测试 *（1）电源电流 ICCL、ICCH 按图 2.1.5 连接电路，电流表串接在电源和集成块电源管脚之 间，注意电流表的量程和极性。当所有的输入端悬空时，电流表读 数即为 4ICCL；当所有的输入端接地时，电流表读数即为 4ICCH。 （电流表所测得的值是整个集成块四个与非门电源电流之和， 单个门的电源电流仅为所测值四分之一） 。 图 2.1.5 与非门电源特性参数测试电路 则单个门的静态功耗最大值 Pmax=VCC*ICCL。记录： 单个门 ICCL= 单个门 ICCH= 单个门 Pmax= *（2）输入低电平电流 IIL 按图 2.1.6 连接电路，与非门输入端中任取一个串接电流表接 地，另一输入端悬空，记录电流表读数即为 IIL。记录： IIL=图 2.1.6 与非门输入低电平电流测试电路 *（3）输入高电平 IIH 按图 2.1.7 连接电路，与非门输入端中任取一个串接电流表 接电源，另一输入端接地，记录电流表读数即为 IIH。记录： IIH= 图 2.1.7 与非门输入高电平电流参数测试电路 *（4）扇出系数 NO 按图 2.1.8 连接电路，与非门输入端悬空，输出端接电压表， 同时连接电流表和电阻 RL至电源，RL是由一个 200 和一个可 调电阻（实验箱提供）4.7K 串联而成，调节 RL中可调电阻阻值， 同时观察记录电压表读数 VO，当其值为 0.4V 时，记录电流表读 数 IO，则 NO=IO/IIL。记录： IO= NO= 图 2.1.8 TTL 扇出系数测试电 路 （5）电压传输特性曲线 高高 按图 2.1.9 连接电路，电位器 10K 的两个固定端分别接电源和地，可调端接逻辑门的 一个输入端，再并接一个电压表，另一个输入端悬空，输出端接另一个电压表，调节电位 器，输入电压从零逐渐增大，具体输入电压的变化按表 2.1.2 提供的数据进行测量。实验完 成后，根据所测的数据，在直角坐标纸上画出传输特性曲线，并且在图上标出 VOL 、VOH 、VON、VOFF、Vth、等参数，并求出直流噪声容限。 图 2.1.9 电压传输 特性曲线测试电路 表 2.1.2 （单位 V）电压测试记录表 VI00.3 0.5 0.85 0.9 0.95 1.0 1.05 1.1 1.15 1.21.31.41.5 VO *（6）传输时延 tpd的测试 tpd是衡量门电路开关速度的参数，它是指输入波形边沿的 0.5Vm 处至输出波形对应 边沿 0.5Vm 处的时间间隔，如图 2.1.4 所示，tpHL 为导通延迟时间， tpLH为截止延迟时间， 传输时延为 tpd=0.5（tpHL+ tpLH） 。测试电路如图 2.1.10 所示，可选用两块 74LS00 或一块 74LS04 按图 2.1.10 连接电路，用示波器观察振荡波形，从而求出传输时延 tpd。 。 。 。 Ucc EUo C A & .。 &.。&. . BD 图 2.1.10 TTL 门电路 tpd测试电路 。 &. VI VO VDD f100KHz 图 2.1.11 CMOS 与非门电压传输特性测试电路 图 2.1.12 CMOS 门电路 tpd的测试电路 （二）提高部分 3CMOS 与非门的参数测试 （1）电压传输特性测试 选用型号为 CD4011 的集成电路，管脚排列及门电路逻辑符号如图 2.1.2 所示，实验时 按图 2.1.11 连接电路，将实验数据记录在表 2.1.3 中。 表 2.1.3 电压测试记录表(单位 V) VI01.02.02.22.32.352.42.45 2.50 2.552.62.72.83.05.0 VO 注：CMOS 所有多余的输入端均不能悬空，包括用到的门和没有用到的门的输入端。 （2）传输时延 tpd的测试 tpd是衡量门电路开关速度的参数，它是指输入波形边沿的 0.5Vm 至输出波形对应边沿 0.5Vm 点的时间间隔，如图 2.1.4 所示。tpHL 为导通时间， tpLH为截止延迟时间，平均传输 延迟时间为 tpd=0.5（tpHL+ tpLH） 。其测试电路如图 2.1.12 所示，选 CD4011B 中一个与非门， 输入端接入 f100KHz 的矩形波，用双踪示波器观察输入输出波形，测出 tpHL及 tpLH，计 算出传输时延 tpd。 *4用 Multisim 仿真软件设计 TTL 逻辑门电路的