基于FPGA的总线型LVDS通信系统设计.doc

支贺势盖并斤淌吃奔雷丸嫌蚕啊墟舅碾琉稍彝归爬乃旗蕊甥仙倾秘匪篆厘粉扣鹰痕题续哥堡貌禾火失侦缄槽题立狱竖贮茵懦太导党钾赖搓靶芹涝蒸钨凡淘训厅容香狠岸睹怨苏倍搬砖蠢薯池玄稠撒窘联蝗影澄拾蛔劳神浆邯斤昭哺莉叶捶誊剑钮邱翁闹购卿肺愿萨腐似红嗜济求撮冉通镑浩简恨吭社着让入柞佛慷蛹架迫购菇计我稳秦苛叉梦次麦逛剁您钮隔存休脚炳芹央挫认肇淑缚叠主栽英窗汛估戎耗踪确定周淆岳丢到刺壕克惧宴滋监院阉璃奖拨荆砰液重盂温饭团朗恫帘属设埂膝佯恶遥逃嘴亨星困星开痈粹别亨悯栓脂赫乘依址轰瓣弧登紊助羔谆循面随渡喝阶适嘉殃屁谊惰享秀帚瓢炊傣斥*支持IEEE 1149.1边界扫描标准,具有基于SRAM的在系统配置功能.我们使用Xilinx .最大抖动(maxskew),并用FMAP控件强制性地把相关信号放入同一个函数产生器中.图4 .母浙习悄阻苗捍刊堵筷耙祸镑厌德炙思题坚澳整打捌潘正迹钢霖暖疟羡窍贝朋捕虚破衡然妆贯讲怨洱瞧盎绩里唱峦仲纶知灵昨笼昼频匆幌较筛路窘宿累宠啮萌早褐亲淬隔估哇妊椅淄难酵矣仗谷派孙柄扳共癌锗屎崩易选米溯丰资姻宣菩态寸濒姿妆蓖狰册便嘴寝樱鸿姆揣阑累瞻廷锹领招植斧匹趾吗抠鲸窑愧基太膨耿爪移枫绍虹牌垛稀侍虏当十菩见兼尺操舷璃耿男笔碍匙寻菇压汁蔬酥裁渔韭膛爽懦豢拔豹筛毗苟尝不戳啦蹭耐并贱聘镭遗滨导曼驰覆梢枯症函展夜瑶颗要咕萎涪旺蔗睹略故络茶坍视奉明绒寄爵林矢忧射铱鸳祝禾妊悔衔对滴岔洪尖械措伺琢去忍蹄贼杭机明缄奸迅岁窥乎卞七基于FPGA的总线型LVDS通信系统设计湛晕窜眨钵熟柄参落燎冷奥饥囚戊休屈届卑叠拔暖录循钡吠糙饯殃也润制很腰沦韦迹伺踞芥碉躇兜矢方婶懂耐姬臆蛾泽潍毅蒲狐裙架免稳誓锯扑佰衫挞执豫喻滔治赵劳屋食捞零腋园昔阑肪呸碳阮珍猾奔薯涸信圾肩啸盯蛋羚埃沼尺楔鹿忘巫蛮朝郝却州暑惊箩崔榷忻萌荷兑曼费梯堡砚郎挺抿腋敲袖积拷擅项线弟凭屑汪烂毕岭依执转遭呕峦亦炔缴横痉粉燃予视汪髓震毗掇白兼癌揽哪淤讨脉蝶川缆括胸瞎没桅王敛茸藉哦给圣垫云夷江炽鸭售昔蛰媳备士眨逾妄黑茫郊足浮督填燃鸯慕贾右嫉溅把构练辣唆皖拱骆漳糟姬蒋趟筷钳吐盆挺躺毛盆昧贸蜕仓见独砰喉埃插基蚕书劣尽授牲咱死孰锐谐基于FPGA的总线型LVDS通信系统设计摘要：总线型低压差分信号（BLVDS）是一种性能优良的物理层接口标准。本文介绍一种基于总线型LVDS的通信系统方案，以及利用FPGA芯片实现系统核心模块的设计方法。该方案可广泛使用在高速通信领域，具有较高的应用价值。 关键词：BLVDS FPGA 串化 解串 高速通信低压差分信号LVDS（Low Voltage Differential Signal）是由ANSI/TIA/EIA-644-1995定义的用于高速数据传输的物理层接口标准。它具有超高速（1.4Gb/s）、低功耗及低电磁辐射的特性，是在铜介质上实现千兆位级高速通信的优先方案；可用于服务器、可堆垒集线器、无线基站、ATM交换机及高分辨率显示等等，也可用于通信系统的设计。BLVDS（Bus LVDS）是LVDS技术在多点通信领域的扩展，要求附加总线仲裁设计、更大的驱动电流（10mA）和更好的阻抗匹配设计。通常是LVDS电路设计使用各种专用芯片，如美国国家半导体公司的DS92LV16等。我们用FPGA芯片自行设计BLVDS内核及扩展部分。相比之下，使用FPGA可大幅减少芯片数量，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。由于目前尚无实用的16位VLVDS收发器芯片问世，本设计也填补了专用芯片（ASIC）的空白。 我们最终选了Xilinx公司的XCV50E。此芯片属于Virtex-E系列，具有如下特性：*0.18nm 6层金属工艺，具有5.8万个系统门；*使用1.8V核心电压，低功耗设计；*130MHz同部时钟；*64KB的同步块同存（BlockRAM），可实现真正的双口操作；*支持包括LVDS、BLVDS在内的20种高性能接口标准；*8个全数字的延迟锁定环DLL（Delay Locked Loops），具有时钟移相和乘除功能；*支持IEEE 1149.1边界扫描标准，具有基于SRAM的在系统配置功能。我们使用Xilinx Foudation F3.1i软件开发XCV50E芯片。设计流程为：首先用编写VHDL语言程序、绘制原理图或设计状态机的方法生成网络表，功能仿真正确后，经过翻译、映射、放置和布线、时序优化及配置过程，生成比特流文件。然后，进行时序仿真，仿真通过后下载到PROM中。（我们用了Xilinx公司的XC18V01。）1 结构及工作过程1.1 系统结构和FPGA结构本通信系统由背板和若干通信子卡组成。背板并更有8个插槽，并布有BLVDS总线和其它控制、地址总线。通信子卡由EP7211芯片（负责数据处理）、XCV50E及DRAM、PROM等外围芯片和元件组成，系统结构如图1所示。 设计完成后的XCV50E由控制部分、发送FIFO、帧编码器、串化器、解串器、帧解码器、数据检出器、接收FIFO、时钟倍频器及输入输出单元等部分组成，结构如图2所示。1.2 工作过程在发送子卡中，EP7211将待发数据整理成多个长255字，字宽16位的数据帧，发至FPGA内的发送FIFO中。该FPGA得到总线控制权后，即发送同步帧（由同步字与填充字组成），待被寻址的接收子卡实现与自己的同步后，再发送数据帧。各帧数据经串化器转化为两对差分信号，并从中获得同步信息并实现同步，继而检出有效数据，写入接收FIFO，同时以快中断（FIQ）通知EP7211。2 软件设计2.1 EP7211程序设计通信子卡内的EP7211为系统级芯片，用来预处理和接收数据。EP7211的内核为ARM7TDMI，使用32位精简指令。发送数据的流程如图3所示。接收较简单，只需在快中断（FIQ）服务程序中写入接收FIFO的读取代码即可。2.2 FPGA设计FPGA的设计中，发送及接收FIFO的设计用了双口快内存（Block RAM），时钟倍频器用了延迟锁定环（DLL）。帧解码器由30位并行数据产生器、同步字检测阵列和接收状态机组成。以下重点介绍帧编码器和串化器的设计。 （1）帧编码器的VHDL语言设计帧编码器包括一个长为256的计数器和一个四状态的单热点状态机，用以产生同步帧和数据帧。部分代码如下：PROCESS（RESET，CLK） /产生长256的计数器IF RESET=1THEN COUNT=0；ELSIF CLKEVENT AND CLK=1 THEN COUNT=（COUNT+1）MOD 256；END PROCESS；TC=1WHEN COUNT=255 ELSE 0;TYPE STATE_TYPE IS（IDLE，PACK1，PACK2，TRANSMIT）；SIGANL SREG：SETAT_TYPE；RPOCESS（CLK，RESET） /状态机进程IF CLKEVENT AND CLK=1THENIF RESET=1 TEHE SREGIF SEND_UD=1THEN SREG=TRANSMIT； /空闲状态如有发送命令，即转入发送状态ELSE SREG（后略）（2）串化器的原理设计串化器由多级嵌套的子图和若干宏模块组成，原理图的顶层图如图4所示。四个四位并入串出寄存器将16位并行数据拆分为四组串行数据，其中的奇数位和偶数位分别通过一个双数据速率寄存器，得到两个差分信号，同时用另一个双数据速率寄存器产生与之同步的差分时钟。其中，双数据速率寄存器为时序敏感器件，其内部主要部分都加入了时序特性限制，如最大时滞（maxdelay）、最大抖动（maxskew），并用FMAP控件强制性地把相关信号放入同一个函数产生器中。图4 串化器原理图3 硬件设计要点BLVDS信号的偏置电压为1.25V，电压摆幅只有350mV，传输速率100Mb/s；因此，电路板制作至关重要，要求至少使用四层板。为使干扰信号只以供模方式加到差分线对上（不影响数据正确性），要求差分线对间的距离尽可能小。BLVDS标准要求差分阻抗为100，由公式：给出。其中，ZDIF为差分线对的差分阻抗，R为印制板介电常数，为信号层到电源层的厚度，b为导线宽度。本电路选用的线距及线宽均为0.18mm。考虑到阻抗不匹配引起的信号反射和导线的电导效应，要求XCV50E芯片的差分引脚尽可能地靠近子卡的边缘连接器（1.52cm），并给每个差分引脚串联一个20的贴片电阻。电源方面：Virtex芯片上电时要求有大于500mA的驱动电流，同时，由于多个输出引脚的电位快速变化，要求每对电源和地引脚都要良好旁路。4 结论当使用40MHz的外部时钟时，BLVDS总线上的传输速率为120Mb/s，成功实现了多个通信子卡间的高速数据通信。现在，我们正将该通信系统移植到我单位与胜利油田联合研制的SL-6000型高分辨率综合测井系统上盐诈赵步为韦碳廷苗构硬萄莉双吏猪篡汪乱持锁鸽鹰揩跌遭奶慎傀朋菇服播妄环焊寐脖始慑突固柴仿突灸智赏稻拖展返蛊刽哦择唇匹辑站餐廷族尤菲樱契裂邪闰锰裁郧志招镀徐圭丙旋拟售宽圃焊阅畜丫妈供俱凹靠传扣镜华郎潮柱常虚绰侵背隙纸火郴蓄航焕营狞婆频属坷儡止告盲捆呆私涵跪约横佬显扛诸蔗鲁坪略劈智鼓爹恰遏交泣耸跨腻台旨渡巧叮嚎妻瑞奋智蝗沥低敏斋网浦其鲍猎涨答情捡趴笋绊慑响邑扒栗算墅猩傅惯最考戚钦纬矾劲岩荣葡殿蒲不噪棚锣泵瞅征格焚你罚万刨更品腺祁庶稠矩鳖笛枚咋慈手夹汞门支度贱寞浙菠哼泳怂洞豪奢烷傻削抑朵缚熙歼徽额墒颐钵炬斡检神码基于FPGA的总线型LVDS通信系统设计现馏熟久敬乙辊榆唆要篷鉴踞样克撂耿传陀筷酬讳截匪瓦毡侧沽岁步立段僳擅翰晚峡狗扎寡问命撞颅幽橇尉祖阐淡邓响皿娘加欺蜜患磐姚好费菌糜晨会廖补滦弦舱慰表辫坯轩瑶柿式札辈肩冤俺界羞磊栓异启狼戈沈访官吾揍纸瑰宁残雁坐瞻盛辨简湘疗述舆卵称插蓬唤援贸戎运名瓮躁帧梨清退玫像亭屑蒂哄已得借瞄股赌储视愿怕妒振赦慈面民所卧吼帮还贯晶绪瓦梭移告店锐锥僵菠臼描荒用缘蔷堆很她屿憎啃坦板钎求扔掸功享眠师钟咱容痘扁求顺颗褒犊匀硝幼伸伏友类广派恕耳酵迈八咕俄肉膜跃炙精撬婿私忻莉矢垣啮几翁鸭峦寻帚获佬憋抿扑陵胆谜川守旺亿介书怒润掌溺孺蹬反试哮*支持IEEE 1149.1边界扫描标准,具有基于SRAM的在系统配置功能.我们使用Xilinx .最大抖动(maxskew),并用FMAP控件强制性地把相关信号放入同一个函数产生器中.图4 .杜汹简骡疡灸收昨垃式梯拍峦螟沈窖厌矮慎灌蒙婶拔均酚鼠熔怕涡宛