触发器教学PPT.ppt

第五章 触发器,本 章 内 容,触发器的电路结构与工作原理 触发器的功能及其描述方法 触发器的动态特性,目的要求：,1.熟练掌握不同结构的触发器的工作原理 2.熟练掌握不同功能的触发器的逻辑功能 3.掌握不同结构的触发器的触发方式及动作特点 4.了解触发器的脉冲工作特性,5.1 概述,1、数字电路中除组合逻辑电路外，还包括另一类具 有“记忆”功能的电路-时序逻辑电路。 2、触发器是构成时序逻辑电路的基本逻辑单元。 定义：能够存储1位二值信号的基本单元电路。 特点：无触发信号时，触发器有两个稳定状态 “0”态或 “1”态； 外加触发信号后，触发器或保持一种稳态 或转换为另一种稳态。 即：触发器所记忆的内容是可控的。,3、触发器的分类 按触发方式（与电路结构有关）分为 电平触发 脉冲触发(主从触发) 边沿触发(含维持阻塞触发) 按逻辑功能分为 sr触发器 jk触发器 d触发器 t触发器以及t触发器,5.2 sr锁存器,引例 触发器的记忆内核,采用或非门，则可以引入高电平有效的触发输入信号,改用与非门，便于引入低电平有效的触发输入信号更改其“记忆内容”,0,1,置“1”,置“0”,不定态,置“0”输入端或复位端,置“1”输入端或置位端,q*：次态,功能表, 或非门构成基本sr锁存器,保持,set,reset, 与非门构成基本rs锁存器,置“1”,不定态,功能表,置“0”,保持,sr = 0,二、动作特点 在任何时刻，触发输入信号都能直接改变q所记忆的状态。 例：,“直通”,5.3 电平触发的触发器,一、同步rs触发器 1、电路结构,约束条件sr=0,功能表,次态卡诺图,特性方程,功能表,0 1,0 0,1* 1*,1 1,cp=0期间，触发器被封锁，不接受输入信号,干扰脉冲,2、动作特点,cp=1期间，s和r的任何变化，都将引起输出状态的变化。,二、d触发器（d锁存器）,功能表,cp=1期间，d输入仍然可以直接控制q !,“直通性”,cp=1期间，主f-f随时接纳 r、s的触发控制，存入qm； 而从f-f被封锁，q状态不变。,0,1,5.4 脉冲触发的f-f,每个cp周期输出状态只能改变1次，消除了“直通性”，提高了抗干扰性能。,一、主从rs触发器,一旦cp=0，主f-f被封锁，而从f-f打开；主f-f所记忆的 信息qm存入从f-f 。,1,0,cp=1期间，最临近下降沿时间的一组“置位”或“复位”输入 （包括干扰信号） 触发器的次态。,主从rs触发器,主从d触发器,触发器功能转换举例：,触发器功能转换后，其性能并不改变。即主从d触发器保持了主从rs触发器“非直通性”、“cp下降沿触发”等特点，该触发器对干扰的敏感时间：仍然为临近cp下降沿的一段时间。,sr 触发器电路结构变化,触发器性能改进,电平触发、引入时钟信号，动作“节拍化” 但存在“直通”问题,主从（脉冲）触发、有 时钟，前半拍存入信息（含扰动信息）、后半拍输出已锁存信息。 消除了“直通”！,二、主从jk触发器,s,r,r = kq,将,代入上式得jk触发器的特性方程为：,jk 触发器的功能表,任何结构的jk触发器都具有与以上相同的功能表、特性方程。,工作波形,已知cp、j、k信号的波形，触发器的初态为0 ,画出输出端q的工作波形。,下降沿触发翻转,cp脉冲为高电平期间，将输入信号存储于主触发器。,cp脉冲低电平到来时输出发生状态变化。,一次变化,5.5 边沿触发的f-f,为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于clk的下降沿（或上升沿）到来时的输入信号状态，而与此时刻之前、此时刻之后所输入的状态没有关系。 常见的电路结构形式： 用两级d锁存器组成的边沿f-f（基于cmos传输门） 维持阻塞触发器 利用门电路tpd(时间差)的边沿触发器 ,1. 电路结构,tg1和tg4的工作状态相同,tg2和tg3的工作状态相同,一、用两级d锁存器组成的边沿型d触发器,主从结构,1,2. 工作原理,tg1导通，tg2断开输入信号d 送入主锁存器。,tg3断开，tg4导通从锁存器维持在原来的状态不变。,(1) cp=0时:,=1，c=0，,q1跟随d端的状态变化，使q1=d。,1,(2) cp由0跳变到1 :,=0，c=1，,触发器的状态仅仅取决于cp信号上升沿到达前瞬间的d信号,tg3导通，tg4断开从锁存器q1的信号送q端。,2. 工作原理,1,1.电路结构,根据 确定触发器的状态,二、维持阻塞d触发器,4,cp = 0,2.工作原理,q*=q 保持,d 信号进入触发器,为状态刷新作好准备,4,当cp 由0 跳变为1,0,1,d,1,0,0,在cp脉冲的上升沿，触法器按此前的d信号刷新,1,1,置0 阻塞线,置1维持线,0,1,d信号不影响 、 的状态，q的状态不变,当cp =1,在cp脉冲的上升沿到来瞬间使触发器的状态变化,3. 典型集成电路-74ls74,5.6 触发器的逻辑功能及其描述方法,一、触发器按逻辑功能的分类 由于输入方式不同（单端，双端输入）、次态（ ）随 输入变化的规则不同,时钟控制的触发器,sr触发器 jk触发器 d触发器 t触发器,1. rs触发器,（1）特性表,（3）状态转换图,次态卡诺图,典型rs触发器,2. jk触发器,（1）特性表,典型jk触发器,3. d触发器,(1)特性表,典型d触发器,jk触发器的功能最强大， 包含了sr触发器和t触发器的所有逻辑功能,4. t触发器,(1)特性表,t=1时： t触发器特例,（一般由jk、d等其他功能触发器转换而来）,二、触发器的电路结构和逻辑功能、触发方式的关系,逻辑功能和触发方式是触发器最重要的两个属性。 电路结构与逻辑功能间的关系不固定 同一种电路结构可以实现不同的逻辑功能 电路结构与触发方式间的关系固定 触发方式依赖于特定的电路结构，而不同触发方式则 决定着触发器的动作特点和性能,5.7 触发器的动态特性 一、基本sr锁存器、钟控sr锁存器,1、输入信号宽度 2、传输延迟时间,二、主从触发器、维持阻塞触发器,1、建立时间 定义：输入信号应先于cp动作沿到达的时间。,2、保持时间 tf为cp脉冲的下降时间 定义：cp下降沿到达后输入信号仍需要保持不变的时间。 3、传输延迟时间 定义：从cp下降沿开始到输出端新状态稳定建立的时间。 4、最高时钟频率,维持阻塞d触发器的动态特性,动态特性反映其触发器对输入信号和时钟信号间的时间要求， 以及输出状态对时钟信号响应的延迟时间。,建立时间,保持时间,脉冲宽度,传输延时时间,传输延时时间,保持时间th：保证d状态可靠地传送到q,建立时间tset：保证与d 相关的电路建