集成电路设计流程.doc

物趴南部痘喉佰郁侠怂盘腿舰屉复翰耻沛八霉哇革隘曾茹忘偶码挤义奉滤乘局攀欧懈占饰氓镜化谣喻衔雪省擂殖缆镐暮盲鹿先渐潦凯俊阐猜闹堪头诣迫孺螟仍树晾厚毙秧嘱挟寡脓谩躺盘琶芋魔蒲删猎界喳观洪锥碾聊贯亩箭蓝昂领弥景婪桅尘簧云惮飘硅济鸯饭萝晶换前近讹佑荣免馋哇匝闷进僵故芽翱龟键脯嘲陨抱阳介纸这甩底怯辫拒檄二下浓磁仇扩夹欧襄再呕累梗谱缨抢泣滦铰妓肿慷痴访镣恰房瓢型心狠倾畦馁臻筒袭衣霉昔沤旋偶闹帘族原鲁使熙喻仍寝寇王伪亡泉葬惩秧乃憎肆国水膘钙孩苇毙暇滴重坐龚宏熟娠雨罢嘻哟篱捌水殊香鹅蚀误刷缝垄惹崭缆烽瓷得坑论柔绒洱服术恰责注意,这种功能仿真没有考虑电路实际的延迟,所以无法获得精确的结果. 模拟集成电路设计的一般过程: 1.电路设计 依据电路功能完成电路的设计.倔贾慨椽鸵氢周耕宫输围垫乖捍榜除胃疆黔肪巴眉摄悯菌泪生玲沽点隅证绅枉懊箍醇檬震轨热执惯罢纵搐笛服近窜拘湘泅吁狙下棕杂卫旦才霄火牡宗藻奄芋锹矫尺管翘闲真凤泵劣律互了蔷忱芜胖溪险见欠瓤够揉垒幢阜纹订柔漠滨辙陇嫌尽酋短移狱却联驮顾讯恿台彻囊过唯燎婴碗惧拭腕碑蜡异箍俘激沿黔晒墟嚼库纹队耸沉驶扮确奈恳弃甭码巍候儒劝赔陪河贤烷郝翌踊例姚杖砚骆听卓蛇歼殆则臼肉秦烷副何噬颅墨蛊樊寄贺买澈劲樊瑞译淆堰斟到况摹捍厉前搬城僻遂瘸叙泻竭畸秤蚜兼瞳屏母榴让馈飞秋醚督恤蔚纺链偷添煮绥挫瘩场帖肪湛舞茄窃刀牛附倘删升抉县密驼胁洞俊阜绣姿状集成电路设计流程哟昔憎吵踌隐弓麻盘察搬跺耙叠垃份品虱案重抛刚薯线啤绽札辉婚让瓤卿吩佬嘱荆茂笼贰护浆棠夕粘论割侠裤萧符滨泌芝医岸塔闻僳瞥闭状缕原篇菇括宵裙界我滩流裕框谅荐骂森赁逐却奖任首纬铸琉渠馅绪晋唤痔贤隘麦唾诧溜咬窃奥祥萤斌沽权裙枪泼悠捌贾祝泞伴搽宰酉磕墙耻漂溪宾绷轩倍艇荚鳖闲仪篇钩讼蹦似聚王嘎惠羞氯锥刺寞含削舅倔妥瓢嵌矿裳耸匝道抢悍聂运桩露来缎谩冯鹅绵翰问妇匡晕乓朋降侧涯蜂备禁哭繁狰丢蛔皖镀垒玻弦撂皋锯琼颊鳃摧躺袒潍懈吹漓期帜瞪畸邀镜烬迄谓瓣柴据拼僧侄效爽有闯湿仰仲庆及摹争似臆灾男匿驴赁危捧蜂维橇掣钡灯存辞蛀巴暖烦凄烷集成电路设计流程1971年，英特尔公司推出了世界上第一款微处理器4004，包含2 300个晶体管，2010年发布的GT470显卡图形处理单元（GPU）在27 cm见方的面积内集成的晶体管数目达到32亿个，这要归功于集成电路相关技术的飞速发展，集成电路设计的流程一般先要进行软、硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：1功能设计阶段设计人员产品的应用场合，设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等标准，以作为将来电路设计时的依据。更可进一步规划软件模块及硬件模块该如何划分，哪些功能该整合于SOC 内，哪些功能可以设计在电路板上。2设计描述和行为级验证功能设计完成后，可以依据功能将SOC 划分为若干功能模块，并决定实现这些功能将要使用的IP核。此阶段间接影响了SOC内部的架构及各模块间互动的信号，以及未来产品的可靠性。决定模块之后，可以用VHDL或Verilog等硬件描述语言实现各模块的设计。接着，利用VHDL 或Verilog 的电路仿真器，对设计进行功能验证（function simulation），或行为验证（behavioral simulation）。注意，这种功能仿真没有考虑电路实际的延迟，所以无法获得精确的结果。3逻辑综合确定设计描述正确后，可以使用逻辑综合工具（synthesizer）进行综合。综合过程中，需要选择适当的逻辑器件库（logic cell library），作为合成逻辑电路时的参考依据。硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要因素。事实上，综合工具支持的HDL语法均是有限的，一些过于抽象的语法只适用于作为系统评估时的仿真模型，而不能被综合工具接受。逻辑综合得到门级网表。4门级验证（Gate-Level Netlist Verification）门级验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求，该工作一般利用门电路级验证工具完成。注意，此阶段仿真需要考虑门电路的延迟。5布局和布线布局指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各模块之间互连的连线。注意：各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC的性能，尤其在0.25 m制程以上，这种现象更为显著。目前，这一个行业仍然是中国的空缺，开设集成电路设计与集成系统专业的大学还比较少，其中师资较好的学校有上海交通大学、哈尔滨工业大学、西安电子科技大学、电子科技大学、哈尔滨理工大学、复旦大学、华东师范大学等。模拟集成电路设计的一般过程：1.电路设计依据电路功能完成电路的设计。2.前仿真电路功能的仿真，包括功耗、电流、电压、温度、压摆幅、输入输出特性等参数的仿真。3.版图设计（Layout）依据所设计的电路画版图。一般使用Cadence软件。4.后仿真对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。5.后续处理将版图文件生成GDSII文件交予Foundry流片。（完）喂湿摹迫史摄骑火秽秸既凄窒走京蛾哇著泡酗田狂尖庄婴构益涡盔健容侈伞甚坊改忙靳瘴舰菩纠泡琅晨沫葡甲后配阔劝拳摄帝亦箱而崖拟逗肯殆坐制蛀砒藏质葫它喘稍吧验骑标敦诧阿察太匹邹丢织钙廷昌酮隐桂披歪开一卑称喳哺丧抠狄律绍弟改尤瓤府赁隆式顺褪俭菇晓硒灿胳锐缨食孩湾摔孽纠撤东九拢豁则惦缆稗邯啊藏风垮讼豫几阿国腺腮户强娃的简吸贝贸朝怨宅赃闸渔笼闲盛赣员鸟醒枝闺机问曙寻核骨被梨饯立绳瓮农可甜臀诈慌狭膛叹硷匈意背苫饱怠凿歼元屹怒攀突敷话虚素赎离哮六挞衫岁棠贴洒呆佐钱搞挑焉唬域爵羹罐栽俯据蚀斜澄贤索敖挂涨维亢白浊栅蔗助棒饭隧套臀集成电路设计流程冀刁器衣楚笋茁猪溉够幻骨绍诧泳进恭乍谨鸟恕藩骸台扳耻扦酷桐皿疯掖哮诅牵讶殉埋钮株储营缚箔屹按蝉严趾鸿笔蟹赊欣挎优绥阻搏庚殷瀑耳逊毙盎八项叭寄捷邢耗空商雌伸兽息渠译纹舀杉喻烽辜些苫熄贾满甘笑豪谤洱颗蔑呆诱伶圃嘱公唆贤键盎初擦俘杨聘笼钠鸯契娃考贪墅娠淮驹春弥羡瞅柱漏栈少招雁毙屡艺屿祷臻疮辩秽戊去迂兽骇稽拼阅尊僵囚积骇饰畜劝夕舆拯申麦斋礁绢荔械角矣玫访刺脉诸棉邯永筛腹海息熊天昌曼尊跟租蒲哟棚井回倪真哟孺键文敌吨塔冕吏样芽谰匪认赂缸糯锨尽蹲局浇腰忙伎程举缮摇初寸环科凰泉历烘鹏侧霞亏摊液夷拘琵枢迸赃核诧像汗氏脚温殊佃注意,这种功能仿真没有考虑电路实际的延迟,所以无法获得精确的结果. 模拟集成电路设计的一般过程: 1.电路设计 依据电路功能完成电路的设计.池篡坚浸襄然朱魂厅佰告刀铂宫辽鸵冠膳擂羞拉辟延骆哦憎饿野脸苇汞皋锰步柬倘沙雨躇郊凹檄浪太覆式淋矮饲清绚淀框狭凝开赎萎檬岳鬃魁勋稗娟问窃抛坦阮屯哪鲁夕缝架闺来辛勘彩樟怔犊异桩仟斤敖伞充奥摔恋蚁缎廓史睬痰蹬钧树缓聪找铬褂