[理学]第10章 组合逻辑电路.ppt_第1页
[理学]第10章 组合逻辑电路.ppt_第2页
[理学]第10章 组合逻辑电路.ppt_第3页
[理学]第10章 组合逻辑电路.ppt_第4页
[理学]第10章 组合逻辑电路.ppt_第5页
已阅读5页,还剩31页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1,第10章 组合逻辑电路,基本要求 掌握组合逻辑电路的分析方法与设计方法。 理解编码器、分配器、的逻辑功能,掌握译码器、选择器集成芯片的应用。 基本内容 组合逻辑电路的分析与设计 编码器与译码器 数据分配器与数据选择器 加法器,2,10.1 组合逻辑电路的分析与设计,在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻辑电路称为组合逻辑电路。 组合逻辑电路的特点: 输出与输入之间没有反馈通路; 电路中不含记忆元件。,3,一 组合逻辑电路的分析,组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析,以判断其逻辑功能或提出改进方案。 分析一般分为以下步骤: (1)从已知的逻辑电路写出逻辑表达式。 (2)运用逻辑代数变换和化简。 (3)列出真值表。 (4)根据真值表进行逻辑分析与改进。 下面通过实例具体说明分析过程:,4,例1 分析右图的逻辑电路。,解: 1)列出表达式,2)变换或化简,3)真值表,4)改进电路,5,例2 分析右图中的逻辑电路,真值表,解: F=,A,B,C,F,&,&,&,&,&,6,从真值表可看出,电路的逻辑功能为:输入相同,输出为0;输入相异,输出为1。 从逻辑表达式看,化简后为最简与或函数式,但不是最简单的与非逻辑函数式。 化简视实际情况而定。,7,二 组合逻辑电路的设计,设计的一般步骤如下: (1)按命题要求列真值表; (2)根据真值表写出逻辑表达式, (3)化简变换 画出逻辑电路。,例3:设计一个有三个输入变量的奇偶校正电路。输入量1的个数为奇数时,输出为1;输入量1的个数为偶数时,输出为0。 解:1)列真值表 2)写出表达式,真值表,8,3)化简变换,9,10.2 编码器与译码器,基本要求 1)理解编码器和译码器器的功能及特点。 2)理解高、低电平有效的概念,理解输入优先级概念。 3)学会利用功能表或真值表分析输入与输出的逻辑关系。 4)应用138译码器设计组合逻辑电路,10,一 编码器,定义: 将若干个0和1按一定规律编排成特定含义的代码称为编码。完成编码工作的电路称为编码器。 特点: 它是一种多输入多输出的组合电路。每次编码只允许一个输入端有效,分高、低电平有效。当有输入效信号时,输出端为对应的二进制代码。输出编码与有效输入编号对应称为输出高电平有效,输出编码的反码与有效输入编号对应称为输出低电平有效.,11,1. 键控编码器(8线-3线二进制编码器),1)逻辑电路 2)逻辑表达式,12,由真值表也可分析出上述逻辑表达式和工作原理。,S,3) 功能表(真值表),4) 输出标志S 当S=1,表示有键按下,输出编码。S=0时,输出非编码。,13,2. 优先编码器CT74148,(1)功能表,14,(2)工作原理:,输入信号 I0I7,低电平有效,优先权I7I0 递减 。 输出低电平有效,当两个以上的输入信号同时产生时,芯片只对优先权高的输入信号编码,优先权低的信号被屏蔽。 数据信号逻辑关系,15,EI称为输入使能信号或片选信号,低电平有效,EI =0,允许编码; EI =1,禁止编码。 EO为输出使能信号,用于多个编码器的优先级连接,与低一级编码器的EI端相连。当I0I7 全1时,即没有输入有效信号,则 EO =0,允许低一级编码器编码, 否则,EO =1 ,禁止编码。 S为控制输出标志,与前面的作用相同。,控制信号功能 ( EI 、 EO 、S):,16,完整的逻辑关系式,17,(3)逻辑电路,18,二. 译码器,译码器是编码的逆过程,也就是将输入信号的原意翻译出来。完成此任务的组合逻辑电路称为编码器。 译码器的输入信号是二进制代码,而输出信号通常有两种情况.一种是一路控制信号,称单选通译码器,另一种是多路控制信号,称为代码变换器或多选通译码器,下面分别如下介绍。,19,1. 唯一地址译码器( 74138型二进制集成译码器),功能表,20,1). 数据信号:输入二进制代码 CBA高电平有效,输出Y0Y7低电平有效 。,3).译码状态各输出的逻辑表达式:,用途: 1)译码器能产生3变量函数的全部最小项,利用这一点能够方便地实现3变量逻辑函数。 2)常用于计算机中的地址译码。,工作原理:,2).输入使能端: G1=1 ,G2A=0, G2B=0 ,同时满足, 允许译码,否则禁止译码。,21,74138逻辑电路及图形符号,22,解:将原式转化为最小项表达式,例1 试用138译码器实现逻辑组合F=B+C。,23,在电子技术和计算机技术中,经过数字处理的信号,常要送到数字显示器件显示,而数字处理信号是二进制数,显示信号习惯用十进制数。 数字显示译码器的任务就是将输入的二进制代码翻译成数字显示代码,并输出至数字显示器显示。 数字显示译码器包含两个部分: 数字显示器件(工程上用得最多的是即发光二极管显示器LED)。 代码变换器或多选通译码器。,2. 数字显示译码器,24,(1) LED极管显示器,由七段发光二极管组成,有两种连接方式,即共阳极连接和共阴极连接。,25,(2) LED显示译码器(CT74LS48芯片),26,功能说明,正常译码(LT=1,RBI=1,BI=1) 输出高电平有效,显示器有显示,译码器只能与共阴极的LED显示器相配; 当输入为0000,0010,0011,0101,0111,1000,1001时,输出a段为高电平, 其表达式为:,27,试灯输入(LT=0) 输出全为高电平,显示器显示“8”。利用此端可检查显示器的好坏。 灭灯输入(BI作输入,且BI=0) 输出全为低电平,显示器无显示。 灭零输入(RBI=0,且输入DCBA=0000) 所有输出均为低电平,显示器无显示;如果DCBA不全为零此时,显示器正常显示。 灭零输出(RBO) 只要显示器无显示,RBO=0,否则RBO=1。 该端主要用于多位显示时,多个译码器的连接,消去高位0,使数字显示符合习惯。,28,10.3 选择器与分配器,在计算机系统中,常常需要将数据总线上的信号传送到不同的单元,或将个通道的信号传送的数据总线上,完成前一功能的电路称为数据选择器,完成后一功能的电路称为数据分配器, 基本要求 1)理解数据选择器与数据分配器的功能及特点。 2)应用74ls151选择器芯片设计组合逻辑电路,29,一 数据分配器,工作原理,例:用74138 译码器实现八路数据分配的功能。,地址输入,使能端,数据输入D,数据输出,当G1=1,允许数据分配。 若将输入数据转送至输出端Y2=D,地址输入应为CBA=010。 此时其余输出端均为1,,30,74138编码器作为数据分配器的功能表,31,二 数据选择器,工作原理(四选一),输出Y的表达式,由此可见: 当A0A1(mi)为控制信号,Di为数据信号时,输入输出逻辑关系为四选一选择器 ; 当Di 为控制信号, A0A1(mi)为数据信号时,输入输出逻辑关系为二变量的逻辑函数。,32,74lS151 集成电路数据选择器,逻辑符号,输出Y的表达式,33,2. 74lS151 集成电路数据选择器的应用,例1:试用74LS151实现真值表所示逻辑函数。 解:1)根据真值表写出最小项表达式,2)根据74LS151选择器的功能 将最小项表达式转换成对应的输出形式 Y= m3D3+m4D4+m6D6+m7D7,3)将D3D4D6D7接1,式中没有出现的最小项为m0m1m2m5,其对应的控制变量D0D1D2D5接0,由此画出的逻辑图。,C B A,Y,00011011,0,34,10.4 加法器,计算机运算电路中要用到加法器。常用的加法器有全加器和半加器两类。不考虑进位的加法器称为半加器。考虑进位的加法器称为全加器。本节按组合逻辑电路设计的步骤分别写出两种加法器的逻辑表达式及逻辑图。 例1 设计一个半加器。,2)逻辑表达式 进位C: 和S:S=AB,3)逻辑电路,35,例2 设计一个全加器。,2)逻辑关系,3)逻辑电路,36,组合逻辑电路的特点是:输出状态只取决于同一时刻的输入状态,简单的组合逻辑电路可由逻辑门电路组成。 分析组合逻辑电路的基本步骤大致是:写出逻辑表达式逻辑表达式化简和变换列出真值表确定功能。 应用逻辑门设计组合逻辑电路的基本步骤是:列出真值表写出逻辑

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论