计算机组成原理复习资料.docx

简述CPU响应中断应具备那些条件？1.先要有中断请求且没有中断屏蔽；2.CPU的中断是开放的；3.CPU必须执行完当前指令后，才能响应中断；4.没有DMA或不在DMA周期1、 现在计算机系统如何实现多级划分，这种分级思想对计算机设计产生什么影响？可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和 高级语言级。 用这种分级的观点来设计计算机，对保证产生一个良好的系统结构是有很大帮助的。2、 在计算机中原码和反码不能表示-1，这种说法正确吗？请举例说明。不正确，-1原=10000001，-1反=111111103、 简述主存与cache的映射方式。主存与cache的地址映射方式有全相联方式、直接方式和组相联方式三种。全相联方式：将主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache的标记部分中。这种带全部地址一起保存的方法，可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。缺点：比较电路难于设计和实现，只适合小容量cache采用。直接方式：主存块中能拷贝到cache的一个特定行位置上去，cache的行号i与主存j的快好存在 i=j mod m的关系其中m为cache中的总行数。优点：硬件简单，成本低。缺点：每个主存只有一个固定的行位置可存放。适合需要更大的容量cache的场合。组相联方式：前两种方式的折衷方案，将cache分为u组，每一组分为v行组成放到你哪个组是固定的，至于存到该组的那一行是灵活的，m=u*v,组号q=j mod u5、集中式方式有哪三种方式，简述链式查询的优缺点。 集中式总线仲裁是三总线、双总线和单总线结构机器中主要采用的方式，它主要有以下三种：菊花链式查询方式；计数器定时查询方式；独立请求方式。 (1)链式查询方式 总线请求信号（BR）：若BR=1，则表示一个或几个外设要求使用总线；若BR=0，表示外设无总线请求。 总线同意信号（BG）：总线控制部件接到总线请求信号BR以后，向外设发出回答信号，表示同意某外设使用总线（BG=1）。 总线忙信号（BS）：某外设控制总线后，向总线控制部件发出该信号（BS=1），表示某外设正在执行输入/输出操作，此时其它外设不能控制总线，直至操作结束。 优点：只用很少几根线就能按一定的优先次序实现总线控制，并且这种链式结构容易扩充设备。 缺点：对电路的故障敏感；查询的优先级固定。 (2)计数器定时查询方式 设置有一个计数器，在查询过程中，计数器的值一面加1，一面与每个设备的设备码比较。若有设备获得总线控制权，此时计数器停止计数，当操作完后，BS为低电位，计数器继续开始计数，再查询其它外设。 优点：优先权平等，可通过改变计数器的初值来挑选哪台设备。 缺点：扩展不容易，速度取决于寄存器的速度。 (3)独立请求方式 独立请求方式对优先次序的控制相当灵活，它可以由硬件固定，也可以通过程序来改变优先次序，还可以用屏蔽某个请求的办法，不响应来自无效设备的请求。 优点：响应时间快，优先权设置灵活。 缺点：控制线数多，n台设备需要2n条控制线。 4、 直接映像方式的优缺点。优点：硬件简单，成本低缺点：每一个快只能放在一个固定的地方，5、 控制器常用哪些方式？各有哪些特点？同步：在任何情况下，已定的指令在执行时所需的机器指令数和时钟周期数都是固定不变的，根据不同的情况可选取如下3中方式：a,采用完全统一的机器周期执行各种不同的指令b,采用不定长机器周期c,中央控制与局部控制结合异步：每条指令每个操作控制信号需要都长时间就占用多长时间，每条指令的指令周期可有不等的机器周期组成，采用这种方式形成的操作控制序列，没有固定的cpu周期数，（节拍电位）或严格的时钟周期（节拍脉冲）与之同步联合：此为同步控制与异步控制相结合的方式，大部分操作序列安排在固定的机器周期中，对某些时间难以确定的操作，则以执行部件的“问答”信号作为本次操作的结束。6、 在计算机中，浮点数加减法的步骤。步骤：a,零操作数检查b,比较阶码大小并完成对阶c,尾数求和d,结果规格化e,舍入处理f,溢出处理7、 完整的总线传送周期包括哪几个阶段，简要说明各阶段的工作。总线在完成一次周期时，可分为四个阶段：a,申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一次传送周期的总线使用权授予某一申请者；b,寻址阶段：取得了使用的主模块，通过总线发出本次打算访问的从模块；c,传数阶段：主从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；d,结束阶段：主模块的有关信息从系统总线上撤除，让出总线使用权8、 以I/O设备中断处理过程为例说明一次中断的全过程。当CPU执行完一条现行指令时，如果外设向CPU发出中断请求，那么CPU在满足响应条件的情况下，将发出中断响应信号，与此同时关闭中断（“中断屏蔽”触发器置1），表示CPU不再受理另外一个设备的中断。这时，CPU将寻找中断请求源是哪一个设备，并保存CPU自己的程序计数器的内容。然后，它将转移到处理该中断源的中断服务程序。CPU在保存现场信息，设备服务（如交换数据）以后，开放中断（“中断屏蔽”触发器置0），并返回到原来被中断的主程序的下一条指令。9、 简述外设进行DMA操作的过程及DMA的优点。A,从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字符，组装成一个字）B,设备向DMA接口发请求（DREQ）;C,DMA接口向CPU申请总想控制权（HRQ）；D,CPU发回HLDA信号，表示运行将总线控制权交给DMA接口；E,将DMA主存地址寄存器中的主存地址送到地址寄存器；F,通过设备已被授予一个DMA周期（DACK