微机原理总复习湖北文理学院.ppt

微机原理总复习,考试题型及分值分布 一、选择（20分，单选和多选都有，多选不超过2个，多选题错选，漏选，多选均不得分） 二、填空（15分） 三、判断改错（20分） 四、读图回答（5分） 五、简答（20分） 六、程序设计（20分）,冯诺依曼计算机结构和冯诺依曼,冯诺伊曼计算机结构,计算机应由运算器、控制器、存储器、输入设备和输出设备五个部分组成； 数据和程序均以二进制代码形式不加区别地存放在存储器中，存放的位置由存储器的地址指定； 计算机在工作时能够自动地从存储器中取出指令加以执行。,总线(Bus)，是计算机部件与部件之间进行数据信息传输的一组公共信号线及相关的控制逻辑。它是一组能为计算机的多个部件服务的公共信息传输通路，能分时地发送与接收各部件的信息。总线属于微型计算机的重要组成部件之一。 微处理器、主存储器和I/O接口之间通过地址总线、数据总线和控制总线三组总线相连。通常将这三组总线统称为系统总线(System Bus)。 数据总线用来传送数据信息(包括二进制代码形式的指令)。从传输方向看，数据总线是双向的，通常它和微处理器本身的位数(即字长)相一致。 地址总线用来传送地址信息。地址总线是单向的，地址总线的位数决定微处理器可以直接访问的主存或I/O接口的地址范围。 控制总线用来传送控制信息。,CPU的典型结构,1. 运算器,实现算术运算和逻辑运算功能。它以算术逻辑部件(ALU)为核心，还包括累加器(Accumulator)A、程序状态标志寄存器(Flag Register)F及暂存器等。 ALU用来完成二进制数的算术运算和逻辑运算，累加器A是CPU中工作最频繁的寄存器。在进行算术、逻辑运算时，累加器A往往在运算前暂存一个操作数(如被加数)，而运算后又保存其结果(如代数和)；也用于CPU与存储器和输入/输出接口电路间的数据传送。 标志寄存器F用来存放运算结果的一些特征。 暂存器用来暂时存放操作数。,2. 控制器,控制器是指挥和控制计算机各部件协调动作的功能部件。它从存储器中逐条取出指令，并产生各种控制信号指挥整个计算机有条不紊地工作。同时控制器还要接收输入/输出(I/O)设备的请求信号以及运算器操作状况的反馈信息，以决定下一步的工作任务。 控制器主要由定时控制逻辑电路、指令寄存器IR)、指令译码器(ID)组成。IR存放当前正在执行的指令代码；ID对指令代码进行分析、译码，根据指令译码的结果，输出相应的控制信号；定时控制逻辑电路产生出各种操作电位、不同节拍的信号、时序脉冲等执行此条命令所需的全部控制信号。实现控制指令的执行。,为了让各种操作能按照一定的时间关系有序地进行，计算机内设有一套时序信号，给出时间标志。计算机的各个功能部件按照统一的时钟或节拍信号，一个节拍一个节拍地快速而有秩序地完成各种操作任务。通常将一条指令的整个执行时间定义为一个指令周期(Instruction Cycle)；每个指令周期再划分为几个机器周期(Machine Cycle)；每个机器周期又分为几个时钟周期。时钟周期是机器操作的最小时间单位，它由机器的主频来决定。,指令周期、总线（机器）周期、时钟周期,8086/8088 CPU的内部结构包含两大部分：指令执行单元(EU)和总线口单元(BIU) EU从BIU的指令队列中取出指令，执行指令 BIU完成取指令，读操作数，送结果，所有与外部的操作由其完成 BIU和EU的操作是并行的。 若需要访问内存或I/O端口，则由EU向BIU发出访问所需要的地址，在BIU中形成物理地址，然后访问内存或I/O端口，得到操作数后送到EU，或将结果到送指定的内存单元或I/O端口。这种并行工作方式，大大提高了系统工作效率。,总线接口部件BIU,BIU具有地址形成、取指令、指令排队、读/写操作数和总线控制的功能，它是CPU与外部(内存和I/O端口)的接口，它提供了16位双向数据总线和20位地址总线，完成所有外部总线操作。 它由4个16位段寄存器、16位指令指针IP和内部暂存器、6字节(8088为4字节)指令队列缓存器、20位地址加法器以及总线控制逻辑部件等组成。 段寄存器。 指令指针。 地址加法器。 指令队列缓存器。 总线控制逻辑。,指令执行部件EU,EU完成指令译码和执行指令的工作。EU从BIU的指令队列中取得指令，并在ALU上执行指令；然后，将处理的结果送回BIU，由BIU进行存储处理。它由ALU、标志寄存器、通用寄存器、暂存器、控制部件等组成。 算术逻辑运算单元ALU。 标志寄存器flags。 通用寄存器组。 EU控制器。,6个状态标志位,OF(Overflow Flag)：溢出标志位 。 SF(Sign Flag)：符号标志位。 ZF(Zero Flag)：全零标志位 。 AF(Auxiliary Carry Flag)：辅助进位标志位 。 PF(Parity Flag)：奇偶校验标志位 。 CF(Carry Flag)：进位标志位 。,3个控制标志位,DF(Ditection Flag)：方向标志位。 IF(Interrupt Flag)：中断标志位。 TF(Trap Flag)：单步标志位 。,2.1.3 8086/8088 存储器与I/O组织 1. I/O内存地址分段与合成,8086/8088系统有20位地址线可寻址1MB字节的存储空间，而8086为16位机，CPU内部寄存器只有16位，可寻址216B=64KB 。 8086微处理器用地址总线的低16位作为对8位I/O端口的寻址线，可访问的8位I/O端口有65536个；两个编号相邻的8位端口可以组成一个16位的端口。一个8位的I/O设备既可以连接在数据总线的高8位上，也可以连接在数据总线的低8位上。 8086的I/O端口有以下两种编址方式 统一编址，也称“存储器映射方式(Memory Mapped)” 。 独立编址，也称“I/O映射方式(I/O Mapped)” 。,2.2 8086/8088 CPU引脚功能,8086 CPU芯片采用40条引脚的双列直插式封装，外部引脚如图2-12，包括16条数据线(外部数据总线)，20条地址线(外部地址总线)，5条状态线，17条输入/输出控制线，加上控制信号，电源和地线，芯片所需的引脚比较多，由于制造工艺的限制，部分引脚采用了分时复用的方式，即一条引脚有一个以上的用途。 8086/8088CPU有最小和最大两种工作模式，两种方式的选择是由硬件设定的。,1.中断向量,中断向量实际上就是中断服务程序的入口地址 每个中断向量为4个字节，分别存放中断服务程序的段地址和段内偏移量 两个高字节用于存放中断服务程序的段地址 两个低字节用于存放中断服务程序的偏移量 在执行INT指令时，CPU对断点、状态进行保护之后，将中断指令中的中断类型号乘上4，便为中断向量表的入口地址。取出相继的4个字节单元的内容，即为中断服务程序入口地址，并送入IP和CS，以完成中断调用。,2.中断向量表,存放中断向量的存储区称为中断向量表。 各中断向量在表中按中断类型码从0到255顺序存放。可由中断类型号计算出相应的中断向量在表中存放的位置，称为中断向量表地址，或称为中断向量指针。 中断类型号4=中断向量指针的低地址（IP） 中断类型号4+2 =中断向量指针的高地址（CS）,CPU响应中断时，只需要把中断类型码N左移2位（乘以4），即可得到中断向量在中断向量表中的对应地址4N(该中断向量所占4个字节单元的第一个字节单元的地址)，然后把由此地址开始的两个低字节单元的内容装入IP寄存器： IP(4N,4N+1)； 再把两个高字节单元的内容装入CS 寄存器: CS(4N+2, 4N+3)。这就是使程序转入中断类型码为N的中断服务程序的控制过程。 图2-14的中断向量表表示了中断类型号、中断向量及中断向量指针之间的对应关系，共分 3个部分： 专用中断。 保留中断。 用户中断。,图2-14 微机中断向量表,2.中断响应,当满足上述条件时，CPU将进入对外部中断请求信号的响应过程。 对于INTR的响应，就是CPU向外部接口发送信号，即从引脚上发送两个负脉冲，见图2-15 ： 第一个负脉冲通知外设接口可以将中断请求撤销 第二个负脉冲通知外设接口立即将中断类型号送上数据总线。 在每一个中断响应周期，CPU都输出中断响应信号 。在第1个中断响应周期，CPU使AD15AD0浮空。在第2个中断响应周期，被响应的外设(或接口芯片)，应向数据总线输送一个字节的中断向量号， CPU把它读入中断类型号后，就可以在中断向量表上找到该设备服务程序的入口地址，转入中断服务程序。,图2-24 8086/8088复位操作的时序,在复位的时候，CS寄存器和IP分别初始化为0FFFFH和0。因此，8086在复位后执行的第一条指令，在绝对地址为0FFFF0H的内存单元。在正常情况下，从0FFFF0H单元开始，存放一条段交叉JMP指令，以转移到系统程序的实际开始处。,图2-29 8086最大模式写总线周期时序,3.2 存储器的连接,在CPU对存储器进行读写操作时，首先在地址总线上给出地址信号，然后发出相应的读写控制信号，最后才能在数据总线上进行数据交换，所以CPU与存储器的连接包括地址线、数据线和控制线的连接3部分。在连接时要考虑以下几个问题。 CPU总线的负载能力。 CPU的时序和存储器存取速度之间的配合 。 存储器的地址分配和片选 。 控制信号的选择 。,3.2.1 存储器的扩展技术,1.存储器容量的扩展 由于单个存储芯片的容量是有限的，一个存储器往往要由一定数量的芯片构成，首先必须知道所用存储芯片的总数量。根据存储器所要求的容最和我们选定的存储芯片的容量，就可以计算出总的芯片数。即：总片数=总容量/单个芯片容量 方式： 位扩展。 字扩展。 字和位同时扩展。,3.2.2 存储器的地址连接,一个存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两个部分。 通常是将低位地址线连到所有的存储器芯片，实现片内寻址。 将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片间寻址。 由地址线的连接决定存储器的地址分配，下面分别叙述3种存储器的地址选择方法。 线性选择方式。 全译码选择方式。 部分译码选择方式。 以上三种方式要熟悉，相关的例题和习题要掌握。,8086指令的操作数寻址方式,8086 机器指令有零个或多个操作数。某些操作数是显式规定的，有的是指令中隐含的。一个操作数能定位在以下之一中： (1) 指令（立即数）； (2) 寄存器； (3) 存储单元； (4) I/O 端口。,立即寻址(Immediate Addressing) 操作数就包含在指令中，这种规定操作数的方式，称为立即寻址。指令中的操作数称为立即数。 2. 寄存器寻址(Register Addressing) 若操作数在某一寄存器中，这种寻址方式就称为寄存器寻址。,3. 直接寻址(Direct Addressing) 在这种寻址方式中，指令的操作数字段不是操作数本身，而是操作数所在的地址，它是把地址所指的存储单元的内容送至累加器AL，。 由于在这种寻址方式中，指令中包含操作数的直接地址，故称为直接寻址。,4. 寄存器间接寻址(Register Indirect Addressing) 这种寻址方式与寄存器寻址方式不同，它不是把寄存器BL中的内容作为操作数送AL，而是把中的内容作为操作数的地址，把此地址所指的内存单元的内容送AL。 在这种寻址方式，操作数的地址并不直接在指令中，而是在某一个寄存器中，故称为间接寻址。,5 寄存器相对寻址,寄存器相对寻址方式（Register Relative Addressing）的操作数的有效地址是一个基址或变址寄存器的内容与指令中指定的8位或16位位移量(Displacement）之和。 寄存器相对寻址方式与寄存器间接寻址相似，主要区别是前者在有效地址上要加一个位移量。 如： MOV BX,COUNTSI MOV BX，COUNT+SI,6 基址加变址寻址,基址加变址寻址（Based Indexed Addressing）方式，操作数的有效地址是一个基址寄存器（BX或BP）和一个变址寄存器（SI或DI）的内容之和，两个寄存器均由指令指定。 如： MOV AX，BXSI MOV AX, BX+SI,7 相对基址变址寻址,相对基址变址寻址（Relative Based Indexed Addressing）方式的操作数的有效地址是一个基址寄存器和一个变址寄存器的内容，再加上指令中指定的8位或16位位移量之和。 如： MOV AX, MASKBXSI MOV AX， MASK+BX+SI MOV AX, 200HBX+SI MOV AX, MASKBX+SI,第四章和第五章内容很多也很重要，不在这里复习。,CPU与外设数据传送的方式,当CPU与外设进行信息（数据、状态信号和控制命令）传送时，为了保证传送的可靠性和提高工作效率，有几种不同的传送方式。,查询传送方式,CPU与I/O设备的工作往往是异步的，很难保证，当CPU执行输入操作时，外设已把要输入的信息准备好了；而当CPU执行输出时，外设的寄存器（用于存放CPU输出数据的寄存器）一定是空的。所以，通常在程序控制下的传送方式，在传送前，必须要查询外设的状态，当外设准备就绪了才传送；若未准备好，则CPU等待。 所以，接口部分除了数据传送的端口以外，还必须有传送状态信号的端口。,中断传送方式,在上述的查询传送方式中，CPU要不断地询问外设，当外设没有准备好时，CPU要等待，不能干别的操作，这样就浪费了CPU的时间。而且许多外设的速度是较低的，如键盘、打印机等，它们输入或输出一个数据的速度是很慢的，在这个过程中，CPU可以执行大量的指令。为了提高CPU的效率，可采用中断的传送方式。,即当CPU需要输入或输出时，若外设的输入数据已存入寄存器；在输出时，若外设已把上一个数据输出，输出寄存器已空，这时由外设向CPU发出中断申请，CPU就暂停原来执行的程序(即实现中断)，转去执行输入或输出操作(中断服务)，待输入输出操作完成后即返回，CPU再继续执行原来的程序。这样就可以大大地提高CPU的效率，而且有了中断的概念，允许CPU与外设(甚至多个外设)同时工作。,直接数据通道传送(DMA)方式,中断传送仍然是由CPU通过程序来传送的，每次要保护断点、保护现场需用多条指令，每条指令要有取指和执行时间。这对于一个高速I/O设备，以及成组交换数据的情况，例如磁盘与内存间的信息交换，就显得速度太慢了。,接口因外设的种类繁多而结构各异，但作为连接计算机系统总线与外部设备的桥梁，一般均有如下的功能： （1）接收和执行CPU命令的功能 （2）数据缓冲功能和接口状态的表示 （3）设备选择功能 （4）信号转换功能 （5）数据格式转换功能 （6）中断管理功能 （7）可编程功能 （8）错误检测及复位功能,8.2 可编程并行接口芯片8255A,8255A有24个输入/输出引脚，这些引脚可以分为2组进行控制，也可以定义为3个并行的数据端口，作为数据输入/输出端口时，可以通过编程设置为3种不同的工作方式。,8255的3个8位的数据端口分别称为A口、B口和C口，共24个I/O引脚，各端口共有3种输入输出工作方式，分别是：基本输入/输出方式（A/B/C口）、选通输入或选通输出方式（A/B口）和双向选通工作方式（A口）。根据内部控制逻辑，这3个数据端口又可以被分为两组：A组和B组。,(1) 3个数据端口A，B，C。 A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。 B口：也是一个独立的8位I/O口，仅对输出数据的锁存功能 C口：可以看作是一个独立的8位I/O口；也可以看作是两个独立的4位I/O口。也是仅对输出数据进行锁存,A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。,(2) A组和B组的控制电路。 这是两组根据CPU命令控制8255A工作方式的电路，这些控制电路内部设有控制寄存器，可以根据CPU送来的编程命令来控制8255A的工作方式，也可以根据编程命令来对C口的指定位进行置/复位的操作。 A组控制电路用来控制A口及C口的高4位； B组控制电路用来控制B口及C口的低4位。 (3) 数据总线缓冲器。 它是8位的双向的三态缓冲器。作为8255A与系统总线连接的界面，输入/输出的数据，CPU的编程命令以及外设通过8255A传送的工作状态等信息，都是通过它来传输的。,A口：是一个独立的8位I/O口，它的内部有对数据输入/输出的锁存功能。,(4) 读/写控制逻辑 读/写控制逻辑电路负责管理8255A的数据传输过程。它接收片选信号CS#及系统读信号RD#、写信号WR# 、复位信号RESET，还有来自系统地址总线的口地址选择信号A0和A1。8255A内部共有4个端口：A口，B口，C口和控制口，A0和A1两个引脚信号的不同组合可以选中不同的端口。 CS#、RD#、WR#、A1和A0这几个信号的组合决定了8255A的所有具体操作，如表8-1所示。,8255A有3种工作方式：方式0、方式1和方式2。 方式0：简单输入/输出查询方式；适用于A、B、C3个端口。 方式1：选通输入/输出中断方式；适用于A 、B3个端口。 方式2：双向输入/输出中断方式；仅A端口适用。 2方式1：选通输入/输出方式 方式1是一种选通I/O方式，A口和B口仍作为2个独立的8位I/O数据通道，可单独连接外设，通过编程分别设置它们为输入或输出。而C口不再作为独立的8位数据端口使用，因为其中的6位要被征用，分别作为A口和B口的应答联络线；其余2位仍可工作在方式0，可通过编程设置为输入或输出。 (1) 方式1的输入组态和应答信号的功能。图8-7给出了8255A的A口和B口方式1的输入组态。,8.2.2 8255A的工作方式,图8-8 方式1的输出组态,图8-7 方式1的输入组态,C口的PC3-PC5用作A口的应答联络线，PC0-PC2则作用B口的应答联络线，余下的PC6和 PC7则可作为方式0使用。 应答联络线的功能如下： STB#：选通输入。用来将外设输入的数据存入8255A的输入缓冲器。 IBF：输入缓冲器满。可作为的应答信号，。 INTR：中断请求信号。INTR置位的条件是为高电平， IBF为高电平，且INTE为高。 INTE：中断允许信号。对A口来讲，是由PC4置位来实现，对B口来讲，则是由PC0置位来实现。事先将其置位。 (2) 方式1的输出组态和应答信号功能。图8-8给出了8255A的A口和B口方式1的输出组态。,C口的PC3、PC6、PC7用作A口的应答联络线，PC0-PC2则作用B口的应答联络线，余下的PC4和PC5则可作为方式0使用。 应答联络线的功能如下： OBF#：输出缓冲器满。当CPU已将要输出的数据送入8255A时有效，用来通知外设可以从8255A取数。 ACK#：响应信号。作为对的响应信号，表示外设已将数据从8255A的输出缓冲器中取走。 INTR：中断请求信号。INTR置位的条件是ACK为高且为高且INTE为高。 INTE：中断允许。对A口来讲，由PC6的置位来实现，对B口仍是由PC2的置位来实现。,方式2是一种双向工作方式，如果一个并行外部设备既可以作为输入设备，又可以作为输出设备，并且输入输出动作不会同时进行。如图8-9所示，方式2将方式1的选通输入与选通输出功能组合成一个双向数据端口，可以发送数据和接收数据。只有端口A可以工作于方式2，需要利用端口C的5个信号线，其作用与方式1相同。而C口余下的PC0PC2正好可以充当B 口方式1的应答线，若B口不用或工作于方式0，则这三条线也可工作于方式0。,3方式2：双向输入/输出方式,方式2的数据输入过程与方式1的输入方式一样；方式2的数据输出过程与方式1的输出方式有一点不同：数据输出时8255A不是在OBF#有效时向外设输出数据，而是在外设提供响应信号ACK#有效时才送出数据。,图8-9 方式2组态,8.2.3 8255A的编程,图8-10 8255A的控制字格式,对8255A的编程涉及到两个内容：写控制字设置工作方式；置位（复位）C口的指定位。它们均须以命令字的方式写入8255的控制口。 (1) 控制字格式。控制字要写入8255A的控制口，写入控制字之后，8255A才能按指定的工作方式工作。8255A的控制字格式与各位的功能如图8-10所示。,8255A应用举例 - 用8255A实现微处理器与打印机的接口,图8-12 打印机数据传输时序,普通的打印机一般通过一个并行接口与主机相连。打印机的并行接口中，最常用的接口信号线有10根，包括8根数据线D7D0、选通信号和打印机“忙”信号BUSY，如图8-12所示。是打印机的控制信号，当其为低电平（有效）时，要打印的数据就可通过数据线D7D0送入打印机的数据缓冲区内，打印机就可以打印数据了。BUSY是打印机的状态信号，打印机数据缓冲区满时，会置BUSY信号线为高电平（有效），通知主机停止传送数据。通常打印机还有一根响应信号，当打印机处理完数据缓冲区内的数据后使有效，通知主机可以发下一个数据，同时使BUSY失效。打印机的工作时序如图8-12所示。,利用8255A的A口方式0与微型打印机相连，将内存缓冲区BUFF中的字符打印输出。试完成相应的软硬件设计。（CPU为8088）硬件连线如图8-13所示。用8255A的方式0实现。由PC0充当打印机的选通信号，通过对PC0的置位/复位来产生选通。同时，由PC7来接收打印机发出的“BUSY”信号，作为查询能否输出的条件。 8255A的控制字为：10001000，即88H。A口方式0，输出；C口高位方式0输入，低位方式0输出。 PC0置位：00000001，即01H。 PC0复位：00000000，即 00H。 设8255A的4个口地址设依次为：00H、01H、02H和03H。,图8-13 打印机通过8255A接口与主机连线,编制程序如下： ；数据段 BUFF DB Print try!，$ ；代码段 START：MOV SI，OFFSET BUFF MOV AL，88H ；8255A初始化，A口方式0，输出 OUT 03H，AL ；C口高位方式0输入，低位方式0输出 MOV AL，01H OUT 03H，AL ；使PC0置位，即使选通无效 WAIT： IN AL，02H TEST AL， 80H ；检测PC7是否为1即是否忙 JNZ WAIT ；为忙则等待 MOV AL，SI CMP AL，$ ；是否结束符 JZ DONE ；是则输出回车 OUT 00H，AL ；不是结束符，则从A口输出 MOV AL，00H OUT 03H， AL,MOV AL， 01H OUT 03H，AL ；产生选通信号 INC SI ；修改指针，指向下一个字符 JMP WAIT DONE： MOV AL，0DH OUT 00H，AL ；输出回车符 MOV AL， 00H OUT 03H，AL MOV AL， 01H OUT 03H，AL ；产生选通 WAIT1：IN AL， 02H TEST AL， 80H ；检测PC7是否为1即是否忙 JNZ WAIT 1 ； 为忙则等待 MOV AL，0AH OUT 00H，AL ；输出换行符 MOV AL， 00H OUT 03H，AL MOV AL， 01H OUT 03H，AL ；产生选通信号 MOV AH，4CH INT 21H,10.2.2 8253的内部结构,8253的内部结构如右图所示。由计数器、控制寄存器、读/写控制逻辑和数据总线缓冲器4部分和内部数据总线构成。 数据总线缓冲器。 8位双向三态的缓冲器，可直接挂在数据总线上，CPU通过它，一方面可以向控制寄存器写入控制字，向计数器写入计数初值；另一方面CPU也可通过该缓冲器读出计数器的当前计数值。,读/写逻辑的功能是接收来自CPU的控制信号，包括读信号RD#、写信号WR#、片选信号CS#和芯片内部寄存器寻址信号A0Al，完成对8253各计数器的读/写操作。片选信号接I/O端口译码电路，A0、A1接CPU地址总线低2位进行片内3个计数通道和控制寄存器的端口的选择，读/写信号(RD#/WR#)接CPU的IOR#/IOW#。8253的读/写操作与基地址如表10-1所示。,(2) 读/写控制逻辑。,(3) 控制寄存器。接收从CPU来的控制字，并由控制字的D7、D6位的编码决定控制字写入哪个计数器的控制寄存器。此寄存器只能写入，不能读出。 (4)计数器。8253有3个计数器通道：计数器0、计数器1和计数器2。每个计数器有3根信号线；即2根输入信号，时钟信号CLK和门控GATE信号；1根输出信号OUT。 3个计数器其内部操作完全相同，区别仅在于计数器是由计数脉冲（间隔不一定相同）进行减1计数，而定