现代数字系统设计电子设计竞赛培训.ppt

2019/4/29,现代数字系统设计技术,全国大学生电子设计竞赛选拔培训,郭万有 2005.5,2019/4/29, 数字集成电路、数字系统、EDA, SOC与SOPC, IP 核, 基于FPGA/CPLD的数字系统设计,EDA技术与现代数字系统设计, 总结, DSP的FPGA实现, 附：数字系统应用,2019/4/29,第一节 数字集成电路、数字系统、EDA,2019/4/29,标准通用器件 （ SSI/MSI ） 微处理器(CPU)、单片机（MCU）等软件组态器件，外围器件(LSI,VLSI)等,1.1 数字集成电路,门阵列（Gate Array）,标准单元(Standard Cell),可编程逻辑器件 (Programmable Logic Device),PROM,FPLA,PAL,GAL,HDPLD FPGA,ASIC,全定制 (Full Custom),半定制 (Semi-Custom),EPLD CPLD,2019/4/29, 可编程逻辑器件 经历了从PROM、PLA、PAL、 GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。 目前,FPGA 已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台,2019/4/29,VS,2019/4/29,低速数字系统 信号速率：MHz 平台： MCU、 SSI/MSI 、LSI、VLSI 中高速数字系统 信号速率：0 MHz 级 平台： DSP 、Embedded 、高端CPU 、CPLD 高速数字系统 信号速率:00 MHz 级 平台：FPGA、ASIC 现代数字系统 平台：FPGA、ASIC，内嵌DSP、ARM等 数字系统的设计对FPGA及EDA的依赖程度愈来愈高,1.2 数字系统,2019/4/29,单片机系统,2019/4/29,DSP及嵌入式系统,2019/4/29,FPGA系统,2019/4/29,1.3 EDA技术,EDA (Electronic Design Automation)，即电子设计自动化，是汇集计算机应用学、微电子学和电子系统科学最新成果的一系列电子系统设计软件。 EDA 经历了三个发展阶段 ： CAD (Computer Aided Design)阶段 (60年代中80年代初) CAE (Computer Aided Engineering)阶段 (80年代初90年代) ESDA(Electronic System Design Automation)阶段 (90年代初以来的高速发展的阶段),2019/4/29,数字系统EDA主要特征,高层综合(HLS) 理论与方法取得进展，推动了行为级综合优化工具的完善与发展。 采用硬件描述语言来描述设计：形成了VHDL和Verilog HDL两种标准硬件描述语言；采用 C 语言、 MATLAB描述数字逻辑也已成为现实。 采用平面规划 (Floorplaning)技术,对逻辑综合和物理版图设计进行联合管理。 可测性综合设计。开发了扫描输入、BLST（内建自测试）、边界扫描等可测性设计(DFT)工具，并已集成到EDA系统中。,2019/4/29,著名EDA公司,2019/4/29,第二节 基于可编程逻辑器件的数字系统设计,2019/4/29,2.1可编程逻辑器件结构 基本PLD结构,输入 电路,与 阵 列,或 阵 列,输出 电路,输 入,输 出,输入项,乘积项,或项,2019/4/29,CPLD 结构图,I/O Control Block,2019/4/29,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,FPGA 结构图,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,EAB,EAB,嵌入式 阵 列,2019/4/29,2019/4/29,ISE Foundation 包含了业界用于可编程逻辑设计的最先进的时序驱动实现工具，以及设计输入、综合和验证功能。,2.1可编程逻辑器件开发环境,2019/4/29,1.3 可编程逻辑器件开发过程,设计准备,设计输入 原理图 硬件描述语言,设计综合与实现 优化 合并、映射 布局、布线 生成编程文件,功能仿真,时序仿真,器件测试,器件编程,2019/4/29,设计输入路线图,1K-5K,10-100K,100K-1M,1M-10M,1991,1993,1995,1997,1999,2001,2003,2005,Equations,Schematics,RTL,Behavioral VHDL/Verilog,Intellectual Property,MATLAB DSP BUilDER,C-Code System C,1,Usable Gates (K),2019/4/29,1.4 基于FPGA设计的特点, PLD改变了传统的数字系统设计方法 门级 板级 芯片级, EDA技术极大地提高了设计效率 设计输入 设计综合设计实现 设计验证,2019/4/29,第三节 IP CORE,2019/4/29,IP的定义,IP (Intellectual Property)是知识产权的简称。IP定义为：经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计标准，具有相对独立功能的电路模块；可重用于 SoC或复杂ASIC/FPGA设计中。 在工业界，IP常被称为SIP (Silicon IP)或VC (Virtual Component)。 在FPGA设计界，IP称为IP 核 （IP Core），有硬核(hard core ）、软核（soft core)之分.,2019/4/29,来源: Intel public presentations,IP的地位IC产业的三次分工,2019/4/29,工艺发展与设计效率之间的剪刀差,2019/4/29,IP重用对设计生产率的提高,IP模块是设计重用的关键部分，是结束“设计间距” 唯一有效的方法，如果没有它，半导体生产商和OEM 供应商根本无法达到今天已经达到的水平。,2019/4/29,IP标准化组织,2019/4/29,Altera 公司部分IP Core,2019/4/29,第四节 SOC与SOPC,2019/4/29,IC设计发展周期图,许氏循环揭示了集成电路产品沿着“通用”与“专用”波动发展的规律； 预测了继SoC之后的下一代的产品将是一种通用器件：可重构SoC SOPC。,SOPC,2019/4/29,系统芯片 SOC,SoC（System on a Chip）,CPU,DSP,Analog,I/F,ROM,PCB（System on a Board）,2019/4/29,SOPC System on a Programmable Chip,2019/4/29,SOPC的途径,2019/4/29,SOPC Builder,SOPC Builder库中已有的组件： 处理器 片内处理器 片外处理器的接口 IP外设 存储器接口 通用的微-外设 通讯外设 桥接口 数字信号处理（DSP）IP 硬件加速外设,2019/4/29,Altera SOPC NiosII BuilderTM,Interconnect Ports,Completed SOPC Architecture,2019/4/29,Altera SOPCNiosII 实验板,2019/4/29,HardCopy 结构化的ASIC,2019/4/29,嵌有IBM PowerPC处理器硬核 MicroBlaze的 FPGA,2019/4/29,第五节 DSP的FPGA实现,2019/4/29,Xilinx: 多达444个18X18嵌入式乘法器 丰富的DSP算法库 MATLAB/Simulink、 Xilinx System Generator for DSP,Altera:,FPGA 的DSP特性,2019/4/29,Altera FPGA上的DSP块,2019/4/29,在Altera FPGA上实现DSP,2019/4/29,DSP Builder 将与MATLAB、Simulink块和Altera的IP MegaCore功能块组合在一起，从而把系统级的设计和DSP算法的实现连接在一起。 DSP Builder允许系统、算法、和硬件设计去共享一个通用的开发平台。,DSP Builder,2019/4/29,Altera DSP 设计流程,2019/4/29,总结,FPGA/CPLD成为现代数字系统设计的主力载体,嵌入式处理器、DSP功能块的完善与开发 主导着当前FPGA结构的发展,EDA软件以IP 核的设计及应用为重要内容,现代数字系统的设计以SOC/SOPC为主要特征,2019/4/29,附： 数字系统应用,2019/4/29,单元数字逻辑,信号产生 NCO 数控振荡器 PWM 脉宽调制 PFM 脉频调制 DPLL 数字锁相环 。 。 。,2019/4/29,单元数字逻辑,信号变换 数字积分/微分 延时/单稳 分频/倍频/混频/频率合成 比例乘法器 。 。 。,2019/4/29,单元数字逻辑,信号处理 FIR 滤波器 IIR滤波器 FFT谱分析 数字鉴相/频/脉宽/周期 数字调制/解调 。 。 。,2019/