微波锁相环原理与测量.doc

微波锁相环原理与测量一、 实验目的1 了解锁相回路( Phase-Locked Loop, PLL )之工作原理；2 利用实验模块的实际测量使学生了解微波锁相环的特性；3 了解ADF4118频率合成器的基本特性。二、 实验原理（一）微波锁相环的基本原理锁相回路(Phase-Locked Loop, PLL)，是由相位检测器(Phase Detector, PD)、回路滤波器(Loop Filter, LPF)及压控振荡器(Voltage Controlled Oscillator, VCO)所构成的回授电路，其架构如图17-1所示。在图17-1 的回路中，相位检测器负责接收参考信号U1 及压控振荡器的输出信号U2，并输出相位误差信号Ud，再经过回路滤波器滤除相位误差信号中的高频信号及部分噪声，剩下的只有直流电压Uf，再将此直流电压送到压控振荡器来控制振荡器的输出信号频率。当压控振荡器的输出信号之频率及相位与参考信号的频率及相位不相同时，这个过程将持续被进行，直到将压控振荡器的输出信号之频率及相位修正到与参考信号之频率及相位皆相同时为止。图17-1 锁相回路架构图传统的锁相回路包括相位检测器、压控振荡器及回路滤波器都以模拟电路设计制作，且整个系统可用线性的模型来近似，因此我们将传统的锁相回路称为线性锁相回路(Linear PLL, LPLL)。后来因为集成电路技术的发达便尝试将相位检测器利用数字电路来制作，而压控振荡器以及回路滤波器仍是以模拟电路设计制作，这类的锁相回路称为数字锁相回路(Digital PLL, DPLL)，目前在RF 电路中经常采用此种架构。另外尚有将相位检测器、压控振荡器以及回路滤波器都以数字电路制作的全数字锁相回路(All-DigitalPLL, ADPLL)及完全利用软件来设计的软件锁相回路(Soft PLL, SPLL)，但是此两种架构须配合数字信号处理(Digital Signal Processing, DSP)的技术，因此目前较少应用在射频电路设计上。在语音或数据通讯上所采用的锁相回路大多使用频率合成器 (Frequency Synthesizer)的架构来设计，因为频率合成器架构下的锁相回路最大的优点是能让通讯机拥有信道选择的功能。图17-2为频率合成器架构之锁相回路方块图，当相位检测器之输入信号的频率相等时，即是： 式（17-1）图17-2 频率合成器架构之锁相回路方块图且已知除频器之输出与输入信号频率间的关系为： 式（17-2）由式(17-1)及式(17-2)可推得锁相回路的输出信号频率为： 式（17-3）因此，我们若要产生参考频率之整数倍的输出频率时，只要调整适当的除频器值N即可，如此便大大的提升了锁相回路的功能及使用的范围。目前大部分的锁相回路制作是采用如图17-3所示的电路架构，参考信号及压控振荡器的输出信号分别经过各自的除频器除频，使两个信号的频率降到低频后再送到相位检测器作比较，如此相位检测器便可用数字电路来制作。而目前集成电路的技术成熟且普及，所以可将相位检测器及除频器制作成一颗IC，使得PLL 的设计较为简便且可缩小电路的体积。本实验所制作之锁相回路亦是利用此种结构。如图17-3，本章主要重点在介绍频率合成器集成电路及回路滤波器两个部分。不过在介绍频率合成器集成电路之前，我们先来看看如何由数字电路来设计相位检测器。图17-3 实际应用之锁相回路方块图图17-4 相位检测器电路图图17-4 为数字式相位检测器电路图，它包含两个D 型正反器(D-Flip Flop)，两个晶体管开关所组成的充电帮浦(Charge Pump)，一个NOT 闸及一个AND 闸，正反器上的CK 为CLOCK，CLR 为CLEAR。参考信号U1 由上面的D 型正反器之CK 输入，另一输入信号U2 由下面的D 型正反器之CK 输入，两个D 型正反器的输出分别表示为UP及DN，整个相位检测器的输出为Ud。UP、DN 与输出状态之关系如表17-1 所示，其中当UP 与DN 同时为1 时，因为有AND 闸的关系，因此两个D 型正反器同时被关闭，所以两个晶体管开关不会同时打开，如此电源才不会短路。整个相位检测器的状态图如图17-5 所示，当U1 信号正缘触发时则向右跳一个状态，若右边无其它状态时则保持原状态不变。当U2 信号正缘触发时则向左跳一个状态，若左边无其它状态时则保持原状态不变，各个状态所代表的意思如表1 所示。图17-6 为U1 与U2 在不同相位差时的输出状态及相位检测器的特性曲线，其中d U 为Ud 的平均值。表17-1 UP、DOWN与输出状态之关系表图17-5 相位检测器状态图图17-6 相位检测器输入和输出信号波形及转换函数曲线（二）ADF4118频率合成器IC简介 ADF4118频率合成器能够被用来执行本地振荡在无线接收和发射的上变频和下变频中。它由一个低噪声的相位频率检测器，一个精确的charge pump,和一个可编程的信号除频器,可编程的A、B计数器和一个双系数的预除频器(P/P+1)组成。5位的A计数器和13位的B计数器和这个双系数的预除频器(P/P+1)相联系，执行一个N除频，N = BP+A。另外，14位的参考计数器R允许可选择的参考输入频率在相位频率检测器的输入。这样一个完整的锁相环能够被执行，如果频率合成器用一个外部的环路滤波和压控振荡器。控制所有的在芯片寄存器是通过一个简单的3线口，这个设备的控制电压范围为2.7V5.5V，当不使用时可低功耗操作。图17-7是它的内部方块图和时序图：图17-7内部方框图和时序图管脚功能描述管脚序号名称功能1FLO快速锁住开关输出。被用来改变一个外部电阻去改变环路滤波带宽，它将加速琐相环的琐住速度。2CPCharge Pump输出。当使能，提供ICP到外部环路滤波，轮流驱动外部VCO。3CPGNDCharge Pump的地。4AGND逻辑地。预除频器的地。5RFINB射频预除频器的补充输入。它可用个小的旁路电容连接到地。典型值100pF6RFINA射频预除频器输入。小信号输入从VCO耦合过来。7AVDD逻辑电源。范围2.7V5.5V。退耦电容要尽量靠近放在这个管脚边。AVDD的值和DVDD相同。8REFIN参考输入。TTL或CMOS晶体振荡器输入。9DGND数字地。10CE芯片使能。11CLK串行时钟信号输入。12DATA串行数据信号输入。13LE负载使能。14MUXOUT多路复用器输出。15DVDD数字电源。范围2.7V5.5V。退耦电容要尽量靠近放在这个管脚边。AVDD的值和DVDD相同。16VPCharge Pump电源。要大于等于VDD。压控振荡器的输出频率为：f VCO = (PB)+AfREFINR 其中f VCO ：压控振荡器之输出信号的频率P：预除频器(Prescaler)的除率B：可编程计数器(Programmable Counter)的除率(3 8191 )A：余数计数器(Swallow Counter)的除率(0 31)fREFIN：参考振荡器之输入频率(1 16383)R：可程序参考信号除频器的除率(1 16383)可知：N total = (PB)+A f r= fREFINR 假设参考振荡器的频率f OSC为6 MHz，频道间隔f r为12.5 kHz，则参考信号除频器的除率R 由式可得：R = fREFIN /fr = 6106/12.5103= 480 当预除频器的除率M 为128 时，要让VCO 输出800 MHz，则由式可求得可程序计数器的值B及余数计数器的值A 为：800106 = (128B) + A12.5103则可程序计数器的除率B=500，而余数计数器的除率A=0；由上所述，我们亦可利用式求得要让VCO输出812 MHz与825 MHz 时所需的B值及A值。（三）回路滤波器回路滤波器(Loop Filter, LF)的目的是将相位检测器的输出信号之高频部分及噪声滤除，而只留下直流信号，并利用此直流信号来控制压控振荡器的输出频率，所以回路滤波器其实就是低通滤波器。常用的回路滤波器是被动落后滤波器(Passive Lag Filter)，如图10-8 所示，其转换函数为：F (S )= 1+ S2 /1+S(1+2)上式中1 = R C 1 ，2 = R C 2，并且由上式可知，被动落后滤波器拥有一个零点(Zero)与一个极点(Pole)，图10-9 所示为其频率响应曲线图。以实际的需要作考量，回路滤波器主要是在提供压控振荡器所需要的直流电压以便控制它的输出频率。若暂不考虑回路滤波器对锁相回路系统所造成的影响，则在设计时应尽可能的缩小其频宽，以便使其输出电压近乎直流，但若过份的缩小其频宽则会造成锁定时间延长，甚至无法进入锁定状态。因此在实际电路应用上，我们可以考虑在图10-8 中加上由R3、C2 及C3 所组成的涟波滤波器，如图10-10 所示，如此可让高频信号衰减量更大，使输出信号更接近直流电压。图10-8 被动落后滤波器图10-9 被动落后滤波器转换函数之频率响应曲线图10-10 含涟波滤波器之被动落后滤波器三、 设计实例以上我们介绍了锁相回路的原理与应用，并说明频率合成器ADF4118中各个除频器除的计算方法及回路滤波器的设计原理；完整的锁相回路电路图如图10-11所示。图10-11 完整锁相回路电路图四、 实验内容实验设备:项次设备名称数量备注1微波锁相源模块1块有源实验箱2频谱分析仪1台3射频连接线2条实验步骤: 微波锁相源输出功率之量测1频谱分析仪起始频率，终止频率分别设置为1970MHZ，2030MHZ，校准频谱仪2用连接线将微波锁相源模块OUT端口接到频谱仪INPUT端。测试框图如下：3打开实验箱右侧POWER开关, 调整模块上拨码盘之旋钮，并记录所测量的输出功率和频率值。 4实验记录：将实验数据整理填入下表输出频率(MHz)输出功率(dBm) 微波锁相源相位噪声之量测5. 将频谱分析仪之参考电平、起始频率、终止频率与分辨率频宽 (RBW)将其分别设定为0 dBm、1970 MHz、2030MHz 与10 kHz，并利用频谱分析仪中