组合逻辑电路1.pptVIP

2019年5月1日星期三,第四章 组合逻辑电路,1,第4章 组合逻辑电路,4.1 SSI构成的组合逻辑电路的分析和设计,2.分析步骤,(1)从输入端开始，逐级推导出函数表达式,一、组合电路的分析,1.分析目的,(2)列真值表,(3)确定逻辑功能,2019年5月1日星期三,第四章 组合逻辑电路,2,1.设计目的,2.设计步骤 （双轨输入情况下）,二、组合电路的设计,(1)列真值表,(2)写最简表达式,(3)画逻辑电路,2019年5月1日星期三,第四章 组合逻辑电路,3,一、编码器,1. 二进制编码器,(1) 83线普通编码器,(2) 83线优先编码器74148,(3) 74148的级联,2. 二十进制优先编码器74147,4.2 中规模集成组合逻辑电路,作业,2019年5月1日星期三,第四章 组合逻辑电路,4,第4章 组合逻辑电路,数字电路,时序逻辑电路,：任意时刻的输出Fj仅仅取决于该时刻的输入Ii，而与该时刻之前的输入和输出状态无关。 （无记忆，无反馈）,组合电路,图 4.0.1,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,5,4.1 SSI构成的组合逻辑电路的 分析和设计,一、组合电路的分析 （已知电路确定功能）,1.分析目的：确定电路实现的逻辑功能,2.分析步骤 ：,(1)从输入端开始，逐级推导出函数表达式 ;,(2)列真值表,(3)确定逻辑功能,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,6,例4.1.1 分析如图4.1.1(a)所示的逻辑电路的逻辑功能。,图 4.1.1(a),节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,7,解 ：,(1)写出逻辑表达式,(2) 列真值表,(3) 确定逻辑功能,A、B 为一位二进制数，S为本位和，C为本位向高位的进位。,表 4.1.1,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,8,因此，此电路完成半加运算，是一个一位半加器。半加器的逻辑符号如下图所示。,图 4.1.1 (b),节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,9,例4.1.2 分析如图所示的逻辑电路的逻辑功能。,图 4.1.2,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,10,解 ：(1)写出逻辑表达式,(2) 列真值表,(3) 确定逻辑功能:,这是一个奇校验码产生电路，当D为偶数个“1”时，该电路产生附加校验码“1” 。,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,11,二、组合电路的设计 （已知功能确定电路）,1.设计目的：确定满足所需逻辑功能的电路,2.设计步骤 （双轨输入情况下）,(1)列真值表；,(2)写最简表达式；,(3)画逻辑电路,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,12,例 4.1.3 试设计一个1位全加器电路。,解：,(1) 列真值表,表 4.1.3,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,13,(2)写最简表达式；,C i = Ai Bi + Bi Ci-1 + Ai Ci-1,图 4.1.3,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,14,变换Si 、Ci ，可得：,= Ai Bi Ci-1 （也可以根据真值表直接观察得到）,Ci = Ai Bi + Bi Ci-1 + Ai Ci-1,= Ai Bi + Ci-1 ( Ai Bi ),节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,15,图 4.1.4 (a) 全加器电路,(3)画逻辑电路，如下图(a)所示。,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,16,图 4.1.4 (b) 全加器逻辑符号,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,17,(2)写最简表达式；,表 4.1.4,例 4.1.4 试设计一个1位二进制数比较单元电路。,解：,(1) 列真值表,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,18,(3)画逻辑电路,图 4.1.5,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,19,解：由于函数已是最简与或式，直接将F两次取反，得,画逻辑电路图，如下图所示。,图 4.1.6,例 4.1.6*,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,20,求函数的最简或与式，函数卡诺图如下：,解：,所以,逻辑电路如下：,图 4.1.8 (a),节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,21,求反函数的最简与或式，函数卡诺图如下：,解：,所以,逻辑电路如下图所示：,图 4.1.8 (b),节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,22,编码：在数字技术中，通常用二进制数码0和1构成的一组有序组合（称为代码）来表示各种对象（如十进制数、字符等）。这一过程称为编码。,4.2 中规模集成组合逻辑电路,一、编码器,节目录,标题区,2019年5月1日星期三,第四章 组合逻辑电路,23,1. 二进制编码器,n位二进制代码可以表示2n个不同的状态,(1) 83线普通编码器,例如：图 4.2.1,表4.2.1 功能表,(2) 83线优先编码器74148 多个输入信号可以同时提出编码请求，但只对优先权最高的一个进行编码。,节目录,标题区,要求输入信号在同一时刻仅有一根输入线提出编码请求。,2019年5月1日星期三,第四章 组合逻辑电路,24,(3) 74148的级联,2. 二十进制优先编码器74147,74148简化符号,表4.2.3 74147功能表,表4.2.2 74148功能表,2019年5月1日星期三,第四章 组合逻辑电路,25,全加运算,半加运算,全加运算,2019年5月1日星期三,第四章 组合逻辑电路,26,表 4.1.2,2019年5月1日星期三,第四章 组合逻辑电路,27,用或非门实现,用与或非门实现,用与非门实现,2019年5月1日星期三,第四章 组合逻辑电路,28,解：由于函数已是最简与 或式，直接将F两次取反， 得,画逻辑电路图，,如右图(a)所示。,图 4.1.7 (a),2019年5月1日星期三,第四章 组合逻辑电路,29,对函数还可做如下变换：,相应的逻辑电路图，,如右图(b)所示。,图 4.1.7 (b),2019年5月1日星期三,第四章 组合逻辑电路,30,“门电路的数量最少”和“级数最少”通常相互矛盾。,(3)对最简表达式进行适当变换以减少门电路的数量，但有时不能进行变换。,图(a) 为二级5与非门，图(b) 为三级4与非门。,图(b)虽然门电路数少，但级数多，致使工作速度慢。,通常，题目不特别指明，即按“级数最少”解题；,(1) 项数最少 (2) 每项中的变量数最少,若特别指明侧重前者时，则按“门电路的数量最少”解题；,2019年5月1日星期三,第四章 组合逻辑电路,31,图 4.2.1,输入端,输出端,2019年5月1日星期三,第四章 组合逻辑电路,32,表4.2.1 3位二进制编码器真值表, 输出产生输入端十进制下标的自然二进制码, 输入端高电平（即逻辑“1”）有效,2019年5月1日星期三,第四章 组合逻辑电路,33,74148简化符号,输入端,输出端,输出有效标志端,输出使能端,74148各输入端、输出端都是低电平有效。,EN(Enable)：输入使能端,2019年5月1日星期三,第四章 组合逻辑电路,34,表4.2.2 83线优先编码器74148功能表, 输出端产生输