微机原理、汇编语言与接口技术第七章习题答案人民邮电出版社周杰英张萍郭雪梅著.doc

第7章输入/输出接口习题与参考答案这一章的习题与参考答案分为两大部分，一部分是输入输出概述及DMA控制器的习题与参考答案；另一部分是中断及中断控制器部分的习题与参考答案。一、输入输出概述及DMA控制器的习题与参考答案1、请说明为什么输入接口的数据缓冲寄存器必须有三态输出功能而输出接口却不需要的原因。解：输入接口的数据缓冲寄存器的输出端是直接接在数据总线上的，如果数据寄存器没有三态输出功能，则无论数据寄存器被寻址选中或未被选中，其数据都会被送上数据总线，若此时总线上真正要传送的数据与该输入缓存器的内容不一致时，就会发生总线冲突。所以，输入接口的数据缓冲器必须有三态输出功能，以便当接口未被寻址选中时，其输出端处于高阻态，从而与总线隔离。对于输出接口来说，是输入端与数据总线相连，而输出端是与外设相连，因此其输出不影响总线状态；另外，一个外设一般只与一个输出数据缓存器相连，因此输出接口的数据缓存器无须有三态输出功能。2、8086/8088CPU中哪些寄存器可以用于I/O寻址？若I/O端口地址分别是10H和100H，分别写出向这两个端口写入73H的程序段。解：8086/8088CPU内可以用于I/O寻址的寄存器为AL、AX和DX。向端口10H写入73H的程序段为：MOVAL，73HOUT10H，AL向端口10H写入73H的程序段为：MOVAL，73HMOVDX，100HOUTDX，AL3、图为7段显示器接口，显示器采用共阳极接法，试编写程序段，使AL中的一位十六进制数显示于显示器上。输出锁存器地址为40H。解：TABLEDB3FH，06H，5BH，4FH DB 66H，6DH，7DH，07HDB7FH，67H，77H，7CH，DB 39H，5EH，79H，71HLEABX，TABLEXLATOUT40H，AL4、PC/XT机有哪些输入输出方式？各自的特点如何？DMA控制器应具备哪些功能？解：无条件方式：需要外设处于就绪状态，硬件简单；查询方式：CPU需要不断地查询外设是否就绪，浪费CPU时间，硬件较简单；中断方式：外设准备好后，向CPU发中断请求，请求CPU完成数据传输，外设与CPU并行；硬件又比前两者复杂。DMA方式：CPU对DMAC初始化后，由DMAC控制总线完成数据传送；CPU与I/O并行。速度快，用于大量数据传输。DMAC占用总线时，CPU不能用。硬件更复杂。5、与程序控制I/O方式相比较，中断控制方式有哪些优点。解：用查询方式使CPU与外设交换数据时，CPU要不断读取状态位，检查输入设备是否已经准备好数据，输出设备是否忙碌或输出缓冲器是否已空。若外设没有准备就绪，CPU就必须反复查询，进入等待循环状态。由于许多外设的速度很低，这种等待过程会占用CPU的大部分时间，但是真正用于传输数据的时间却很少，使CPU的利用率变得很低。 为了提高CPU执行有效程序的工作效率和提高系统中多台外设的工作效率，可以让外设处于能主动申请中断的工作方式，这在有多个外设及速度不匹配时，尤其重要。 采用中断方式后，CPU平时可以执行主程序，只有当输入设备将数据准备好了以后，或者输出端口的数据缓冲器已空时，才向CPU发中断请求。CPU响应中断后，暂停执行当前的程序，转去执行管理外设的中断服务子程序。在中断服务程序中，用输入或输出指令在CPU和外设之间进行一次数据交换。等输入或输出操作完成以后，CPU又会去执行原来的程序。这样，外设在处理数据期间，CPU就不必浪费大量的时间去查询它们的状态，因此中断传送方式的好处就是能大大提高CPU的工作效率。6、请用74LS138译码器及其他门电路设计一个端口地址译码器，使CPU可以对一下地址范围寻址：（1）740H747H；（2）750H757H；（3）758H75FH；（4）768H76FH。解：各地址范围地址线的逻辑电平：A10A9A8A7A6A5A4A3A2A1A0（1）11101000（2）11101010（3）11101011（4）111011017、图为开关量检测与指示电路接口。显示器采用7段LED显示器，它由BCD-7段译码、驱动器所驱动，并采用共阴极接法（只有阴极为低电平，显示器才会发亮），试编写一段程序来统计开关闭合的个数，并显示在LED显示器上。输入缓冲器和输出数据锁存器地址为20H。图 开关量检测与指示电路解：INAL，20HMOVBL，ALMOVAL，00010000BMOVCX，8AGAIN：SHRBL，1JNCNEXTINCALNEXT：LOOPAGAINOUT20H，AL8、什么是DMA？DMA操作可以分几个主要步骤？解：(1)DMA方式：即直接内存访问方式，完全由硬件执行I/O交换的工作方式。在这种方式下，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存与设备之间进行。 (2)DMA操作可以分3个主要步骤：即传送前预处理、正式传送、传送后处理阶段。预处理阶段：由CPU执行几条输入输出指令，测试设备状态。向DMA控制器的设备地址寄存器中送入设备号，并启动设备。向内存地址计数器中送入起始地址。向字计数器中送入交换的数据字个数。正式传送阶段：外设准备好发送数据（输入）或接收数据（输出）时，发出DMA请求，由DMA控制器向CPU发出总线使用权的请求（HOLD）。CPU在本机器周期执行完毕后响应该请求并使CPU的总线驱动器处于高阻状态，然后与系统总线相脱离，DMA控制器接管数据总线和地址总线的控制，并向内存提供地址。在内存和外围设备之间进行数据交换。每交换一个字则地址计数器和字计数器加1，当记数值到0时，DMA操作结束并向CPU提出中断报告。DMA后处理工作：一旦DMA的中断请求得到响应，CPU将停止主程序的执行，转去执行中断服务程序进行DMA操作的后处理。包括校验送入内存的数据是否正确；决定使用DMA方式传送数据还是结束传送；测试传送过程中是否发生错误。9、8237A在做DMA控制时，能为存储器和I/O设备提供多少条地址线？分别说明下列8237A引线的作用：（1）DB0DB7；（2）A0A3；（3）A4A7。解：DB0DB7：数据/地址线，双向三态。从态时为数据线，作为CPU对8237A进行读/写操作的数据输入/输出线。主态时为地址线，提供高8位地址线A8A15，DMA传送时还是数据的输入输出段端。8237A-5作DMA控制时可以为存储器和I/O设备提供16位地址线：A0A7（低8位）和DB0DB7（高8位）。A0A3：最低地址线，双向三态。从态时作输入，选中8237A的16个端口地址；主态时作输出，提供20位内存地址最低4位。A4A7：地址线，单向。主态时作输出，提供20位地址中的A4A7。10、试利用通道0从外设输入54KB的一个数据块，传送至5678H开始的存储区域（增量传送），采用块传送方式，传送完不自动初始化，外设的DREQ和DACK都为高电平有效。已知8237A的端口地址为50H5FH。解：OUT 5DH, AL ;主清除命令MOV AL, 78H;基地址和当前地址的低8位OUT 50H, ALMOV AL, 56H;基地址和当前地址的高8位OUT 50H, ALMOV AL, 00H;基字节数和当前字节数低8位OUT 51H, ALMOV AL, 0D8H ;基字节数和当前字节数高8位OUT 51H, ALMOV AL, 84H;模式控制字OUT 5BH, ALMOV AL, 00H;屏蔽控制字，使通道0的屏蔽位复位（不屏蔽） OUT 5AH,ALMOV AL, 0A0H ;命令字OUT 58H, AL 二、中断及中断控制器习题与参考答案1、CPU响应外设中断请求的必要条件是什么？解：CPU对外部中断的请求，通常必须满足以下条件才能响应：（1）置位中断请求触发器；（2）中断屏蔽触发器没有被屏蔽；（3）开放CPU内部中断，IF1（4）没有优先级别更高的中断请求正在被响应或正发出、挂起； （5）没有总线请求或NMI请求；（6）CPU现行指令执行结束。2、试述中断的一般过程。解：中断过程是指从中断源提出中断请求，到中断被CPU响应并被处理，最好返回到被中断的程序的全过程。经历的处理步骤包括：（1）中断请求。需要服务的中断源向CPU发出中断请求；（2）中断判优。由中断优先权判决电路识别中断请求的中断源，当同时有多个中断源提出请求时，按一定的优先级顺序选择响应中断；（3）中断响应。当满足CPU响应中断的条件时，CPU获取响应的中断信息，即中断类型码，并自动保护某些现场信息，从而转入中断服务处理程序的过程；（4）中断处理。执行中断服务程序，为发出中断请求的中断源服务；（5）中断返回。恢复现场信息，返回被中断的程序。3、已知（SP）0100H，（SS）0300H，（PSW）0240H，以及00020H至00023H单元的内容分别是40H，00H，00H和01H，原来CS=0900，IP=00A2，求执行INT8指令并进入该指令响应的中断例程时，SP，SS，IP，CS，PSW和堆栈最上面三个字的内容。解：SS：SP=0300：00FAH，CS：IP=0100：0040H，PSW=0040H堆栈最上面三个字的内容分别为：00A2H，0900H，0240H。4、试编写只有一块8259A的8088系统中的8259A的初始化程序，8259A的地址为02C0H和02C1H，要求：（1）中断请求输入采用电平触发；（2）IR7请求的中断类型是23；（3）采用缓冲器方式；（4）采用普通的EOI命令。解：INTA0EQU02C0HINTA1EQU02C1HMOVAL，1BH ; 00011011BMOVDX，INTA0OUTDX，ALMOVAL，16HMOVDX，INTA1OUTDX，ALMOVAL，0DH; 00001101BOUTDX，AL5、试根据不同的假设分别编写一段使8259A的优先级顺序如下的程序： IR4，IR5，IR6，IR7，IR0，IR1，IR2，IR3假定CPU为8088，8259A的偶地址为20H。假设1：当前的最高优先级为IR0；假设2：当前的最高优先级为IR3。解：（1）MOVAL，11000011B；将IR3设置为最低，IR4为最高OUT20H，AL（2）MOVAL，10x00000B；自动旋转将刚服务完的IR3优先权降为最低OUT20H，AL或： 同（1）。6、试编写一段将8259A中的 IRR、ISR和IMR的内容传送至存储器中从REG_ARR开始的数组中去的程序，假定CPU为8086，8259A的偶地址为50H。解：对于8086 CPU， 若8259A的偶地址为50H，则奇地址为52HINTA0EQU50HINTA1EQ;52HMOVAX，SEGREG-ARRMOVES，AXLEADI，REG-ARRCLDMOVAL，0AH；00001010BMOVDX，INTA0OUTDX，AL；写OCW3，设置为读IRR方式INAL，DXSTOSBMOVAL，0BHOUTDX，AL；写OCW3，读ISRINAL，DXSTOSBMOVDX，INTA1INAL，DX ; 读IMRSTOSB7、设在最大方式下，8086系统中有一块主8259A和一块从8259A，从8259A接至主8259A的IR1上，主、从8259A的偶地址分别是0200H和0210H。主8259A的IR 0中断类型码是30H，从8259A的IR0的中断类型码是38H。所有请求都是边沿触发，用EOI命令清ISR位，两块8259A采用级联方式连接。主、从8259A的IMR都清除，用作输入。试编写该中断系统的初始化程序。解：对于8086 CPU，若主8259A的偶地址为0200H，则奇地址为0202H；若从8259A的偶地址为0210H，则奇地址为0212H。；主8259A初始化程序：INTA0EQU0200H； INTA1EQU0202HMOVAL，11H ； 00010001BMOVDX，INTA0OUTDX，AL；ICW1MOVAL，30HMOVDX，INTA1 OUTDX，AL；ICW2MOVAL，02H ；00000010BOUTDX，AL；ICW3MOVAL，11H ；00010001BOUTDX，AL；ICW4；从8259A初始化程序：INTA0EQU0210HINTA1EQU0212HMOVAL，11HMOVDX，INTA0OUTDX，AL；ICW1MOVAL，38HMOVDX，INTA1 OUTDX，AL；ICW2MOVAL，01HOUTDX，AL；ICW3MOVAL，01H ；00000001BOUTDX，AL；ICW48、若一个中断系统有一块主8259A和三块从8259A，从8259A分别接在主8259A的IR2，IR3和IR6上，如主8259A的IMR置成01010000，各从8259A的IMR的所有位都清零。除接在IR3上的那块8259A外，其他8259A都按全嵌套方式工作，而接在IR3上的那块8259A的最高优先级是IR5，试按优先级的顺序排列出各未被屏蔽的中断级，最高优先级在前。解：优先级顺序为：主： IR0、IR1从2：IR0、IR1、IR2、IR3、IR4、IR5、IR6、IR7从3：IR5、IR6、IR7、IR0、IR1、IR2、IR3、IR4主：IR5、IR79、简单说明中断向量的概念，并指出8086/8088中断系统存放中断向量表的内存位置。如果