计算机原理与微机.ppt

计算机原理与微机,信息工程大学 电子技术学院401教研室,信息工程大学电子技术学院401教研室,第二章 80X86微处理器的结构,2.1 8086微处理器的内部结构 2.2 8086的引脚及功能 2.3 8086系统组成及时序 2.4 高性能微处理器,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,主要内容 微处理器的主要性能指标 80X86系列微处理器的有关新技术 8086的内部结构 8086的寄存器结构,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 数据总线宽度或字长（Data Bus Width） 时钟频率（Clock Frequency） 高速缓冲存储器（Cache Memory） 地址总线宽度： 工作电压（Work Voltage） 制造工艺 iCOMP指数,信息工程大学电子技术学院401教研室,微处理器的主要性能指标 1.数据总线宽度或字长（Data Bus Width） 字长：CPU一次所能处理的二进制的位数 ，一般等于CPU数据总线的宽度。 一般可按CPU的字长来划分CPU的档次，如16位机、32位机、64位机等。,2.1 8086微处理器的内部结构,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 2. 时钟频率（Clock Frequency） 主频 ：CPU内核的实际工作频率 。 CPU主频对系统性能的影响可通过以下公式表现出来： t= n 1/f f越高，执行一条指令所需的时间越短，CPU速率越快。,执行某一指令所需的时间,执行此指令所需的时钟周期数,CPU的主频,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 2. 时钟频率（Clock Frequency） 外频： 指CPU总线频率，或称系统频率，是由主板为CPU提供的基准时钟频率 。 倍频系数： CPU主频与外频之间的相对比例关系。在外频不变的情况下，可以通过提高倍频系数来提高主频。 CPU频率外频倍频系数,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 2. 时钟频率（Clock Frequency） 前端总线频率 ： 前端总线是CPU与主板北桥芯片之间连接的通道，而“前端总线频率”(FSB)就是该通道“运输数据的速度”。 P4系列CPU采用“Quad-pumped”技术，使前端总线在一个时钟周期内，可以传输4倍的数据。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 3.高速缓冲存储器（Cache） CPU的速度越来越快，而内存的速度相对较慢，很难与CPU的速度相匹配，使CPU在与内存交换数据时不得不插入一些等待状态，大大降低了CPU的速度。为了解决这一问题，利用与CPU速度相同的、容量较小的SRAM作为CPU和内存之间的高速缓冲存储器Cache，可以显著提高CPU的速度，从而提高整个PC的性能。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 3.高速缓冲存储器（Cache） 集成在CPU内部的高速缓存称为一级高速缓存或内部高速缓存(即L1 Cache)。 集成在CPU芯片外部的高速缓存称为二级高速缓存或L2 Cache。从Pentium II开始，将L2 Cache集成在片内。 Itanium CPU采用了片内L3 Cache。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 3.高速缓冲存储器（Cache） CPU对于分级结构的Cache访问过程： 首先访问一级Cache，若未命中则访问二级Cache，若仍未命中则需访问主存，若命中则从Cache中高速获取数据。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 4. 地址总线宽度： 决定CPU可以访问的物理地址空间的大小。 若地址线n位，则寻址范围是2n 字节。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 5. 工作电压（Work Voltage） 指CPU正常工作时所需的电压。 低电压可以解决耗电量过大和发热量过高的问题。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 6. 制造工艺 线宽：指芯片上的最基本功能单元（门电路）的宽度。 线宽小晶体管小、密集降低芯片功耗系统更稳定，CPU可以运行在更高的频率下在相同的芯片复杂程度下可使用更小的晶片降低了成本。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,微处理器的主要性能指标 7. iCOMP指数 衡量Intel系列微处理器性能的综合指数。 度量方式 16位整数运算占53; 16位浮点运算占2 32位整数运算占15 16位图形处理占10 32位浮点运算与图形处理、16位及32位图像处理这四项各占5 各项采用Intel公司所设计的公式计算，最后得出iCOMP值。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 流水线技术 Cache存储器（第五章介绍） 虚拟存储器技术（第五章介绍） 多媒体扩展(MMX，Multi-Media eXtention)技术 乱序执行技术 分支预测和推测执行技术,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 流水线技术 定义： 是一种将每条指令的执行过程分解为多步，并让不同指令的各步操作重叠，从而实现几条指令并行处理，以加速程序运行过程的技术。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 流水线技术 指令的执行过程： 取指令（IF） 指令译码（ID） 取操作数（OF） 执行（EX） 结果写回（WB）,一个指令流水线的过程段,信息工程大学电子技术学院401教研室,输出,2.1 8086微处理器的内部结构,输入,IF,ID,EX,WB,空间S,时间T,IF,ID,EX,WB,1 2 3 4 5 6 7 8 9 10,指令1,指令2,I1,I2,一个指令流水线的过程段,指令5,内存,指令3,指令4,指令6,指令7,指令8,I3,I4,I5,指令流水线的时空图,OF,I6,指令9,指令10,OF,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 流水线技术 特点： 流水线满载时，每一个时钟周期输出一条指令的执行结果。 流水线级数越多，每级所花时间越短，时钟周期就越短，指令流速度也越快，指令平均执行时间越短。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 流水线技术 超流水线：流水线深度在56级以上的流水线。 超标量流水线：微处理器内部有两条或更多的流水线，平均一个时钟周期可执行2条或更多的指令。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 多媒体扩展(MMX，Multi-Media eXtention)技术 在计算机系统中增加多媒体数据获取功能、多媒体数据压缩和解压缩功能、多媒体数据的实时处理和特技处理以及多媒体数据I/O与通信功能等。 单指令流多数据流SIMD技术是MMX的基础。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 多媒体扩展(MMX，Multi-Media eXtention)技术 新增了四种MMX技术的数据类型：压缩字节、压缩字、压缩双倍字、压缩四倍字，它们都是压缩的定点整数型。 提供了专门用于多媒体技术的指令。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 乱序执行技术 允许指令按照不同于程序中指定的顺序发送给执行部件，以加速程序执行过程的一种新技术。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,80X86系列微处理器的有关新技术 分支预测和推测执行技术 解决转移指令造成的指令流水线的停顿问题。 分支预测：在转移指令执行结束前，提前预测下一条要执行的指令的分支，避免或减少流水线的停顿。 推测执行是依托于分支预测基础上的，在分支预测程序预测是否分支后所进行的处理就是推测执行。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086微处理器 16位微处理器 16条数据线 20条地址线，可直接寻址1MB的物理存储空间。 采用40条引线封装，单相时钟，5V电源。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件 执行部件,信息工程大学电子技术学院401教研室,暂存器,FR,EU 控制电路,输入/输出 控制电路,通用寄 存器,16位,执行部件 （EU）,8位,总线接口部件 (BIU),外部 总线,16位,20位,地址加法器,ALU,AX,BX,CX,DX,指令队列,2.1 8086微处理器的内部结构,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 组成： 段寄存器 指令指针 地址加法器 指令队列缓冲器 总线控制电路,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 功能： 从存储器的指定单元取出指令，送至指令队列中排队或直接送给EU单元去执行； 从存储器指定单元或外设端口中取出指令规定的操作数传送给执行单元EU； 把执行单元EU的操作结果传送到指定的存储器或外设端口中。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 指令队列缓冲器（6B）： 保存预取的指令。 地址加法器和段寄存器 ： 用来完成从16位段基地址(存放在段寄存器中)与16位段内偏移地址(由指令指定)到20位物理地址的转换。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 地址加法器和段寄存器 存储器分段原因： 8086有20位地址线，具有1MB的寻址能力，即存储器的物理地址是20位的，但8086的内部寄存器均为16位，无法保存20位的物理地址。为了解决这个问题，8086采用了存储器分段技术。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU-地址加法器和段寄存器 分段技术： 1MB的存储器划分成若干个段，每段的 最大长度为64KB。 每段的起始地址（段基址）由段寄存器给出。 段内的存储地址相对于该段起始地址的最大偏移为64K，可用16位的偏移量来表示。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 段的划分,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 【问题】 段寄存器是16位的，而段基址是20位的，如何用16位宽度的段寄存器去保存20位的段基址呢？,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 【解答】 为了用16位的段寄存器保存20位的段基址，8086系统约定，所有的段的基址最低4位为0000，因此在保存段基址时，就可以不用保存这最低的4位地址，而仅保留段基址的高16位，在形成物理地址的时候，按照段基址左移4位加偏移地址的方法进行。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU-地址加法器和段寄存器 地址加法器用来完成分段管理的从16位段基地址(存放在段寄存器中)与16位段内偏移地址(由指令指定)到20位物理地址的转换。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU,物理地址的计算方法,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 总线接口部件BIU 指令指针IP：指出下一条待预取指令在现行代码段中的段内偏移地址。 总线控制电路：产生外部总线操作时的相关控制信号。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 执行部件EU 组成： 算术逻辑运算部件ALU 标志寄存器 8个通用寄存器 暂存器 队列控制逻辑 时序控制逻辑。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 执行部件EU 功能： 完成译码和执行指令的工作。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 EU与BIU的关系 相互配合 ： EU从指令队列中取走指令后，指令队列出现空字节,BIU就立即自动地从内存中取出后续的指令放入队列； 当EU执行指令需要操作数时，BIU就根据EU给出的操作数有效地址，从指定的内存单元或IO端口取出数据供EU使用； 当EU运算结束后，BIU将运算结果写入指定的内存单元或IO端口。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 EU与BIU的关系 相互独立 ： EU的执行指令操作与BIU的取指操作在时间上可重叠进行，两个部件可并行工作，形成了指令流水线。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的内部结构 EU与BIU的关系,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 14个16位寄存器 通用寄存器 段寄存器 标志寄存器 指令指针寄存器,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 通用寄存器 数据寄存器 地址指针寄存器 变址寄存器,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 通用寄存器 数据寄存器(AX，BX，CX，DX ) 一般用于存放参加运算的数据或运算结果。 每个数据寄存器既可作为一个16位的寄存器使用，也可分为高字节H和低字节L，分别作为两个独立的8位寄存器使用。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 通用寄存器 地址指针寄存器（SP、BP） 主要用来存放堆栈数据区存储单元的偏移地址。 SP:栈顶指针 BP:基址指针,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 通用寄存器 变址寄存器（SI、DI） 既可作为16位数据寄存器使用，也可用来存放源操作数和目的操作数的变址值。 SI：源变址寄存器 DI：目的变址寄存器,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 段寄存器（CS、DS、SS、ES） CS：存放当前代码段的段地址 SS：存放当前堆栈段的段地址 DS：存放当前数据段的段地址 ES：存放当前附加段的段地址,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 标志寄存器FLAGS 作用：反映系统状态及运算结果的特点。 格式：16位寄存器，9个标志位。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 标志寄存器FLAGS 状态标志位：AF，CF，OF，SF，ZF，PF 反映结果的特点。 控制标志位：IF，DF，TF 改变处理器的操作。,信息工程大学电子技术学院401教研室,2.1 8086微处理器的内部结构,8086的寄存器结构 标志寄存器FLAGS 状态标志位：AF，CF，ZF， SF， PF，OF A标志运算过程是否产生半进位 。 C标志运算过程是否产生进位 。 Z标志 运算结果是否为“0”。 S标志运算结果是否为负数。 P标志运算结果是否有偶数个“1”。 O标志运算过程是否