数电复习题讲解-请大家做完试题后再对照解答.ppt

填空题（每题2分，共20分） 1. ( 5E.C)16=( )2=( )8 2. ( 24 )10=( )8421BCD=( )余3码 3. 已知X =11000，X原 = ，X反 = ，X补= 。 4. 由于 具有任意两个相邻数只有一位码不同的特点，所以在数 据在按照升序或降序变化时，不会产生错误代码。 5. 已知 ，根据用反演规则，为 。 6. 一个基本RS触发器在正常工作时，不允许输入R、S同时=1，因此它 的约束条件是 。 7. 256K8的ROM，有数据线 根，地址线 根。 8. 施密特触发器有 个稳定状态；单稳态触发器有 个稳定状态和 个 暂稳态；多谐振荡器有 个暂稳态。,0101 1110. 1100,136. 6,0010 0100,0101 0111,1 11000,1 00111,1 01000,格雷码,RS=0,8,18,2,1,1,2,填空题（每题2分，共20分） 9. 将模拟信号转换为数字信号应采用 转换器。将数字转换成为模 拟信号应采用 转换器。 10. 并行比较型ADC、逐次比较型ADC、双积分型ADC转换器中，转 换速度最快的是 ；抗干扰能力最强的是 。,双积分型,并行比较型,A/D,D/A,二 单项选择题（每题2分，共20分） 1.在 输入情况下，“与非”运算的结果是逻辑0。 A全部输入是0 B. 任一输入是0 C仅一输入是0 D. 全部输入是1 2. 可编程逻辑阵列PLA电路如图所示， 则输出表达式是 。 A. B. C. D. 3电路如图，AB为 时，当输入变量C发生变 化时，可能产生错误的“0”。 A. 00 B. 01 C. 10 D. 11,4. 具有置0、置1、保持、变反功能的触发器是 。 A. T触发器 B. D触发器 C. JK触发器 D. RS触发器 5. 74HC74是双D触发器，如图是74HC74中的1个 D触发器，其中引脚是 。 A. 直接置1端 B. 直接置0端 C. 脉冲输入端 D. 脉冲输出端 6. 欲使D触发器按 工作，应使输入端D与 相连。 A. 0 B. 1 C. Q D. 7. 某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转 换为60HZ的脉冲，欲构成此分频器需要一个计数为 的计数器。 A. 10 B. 60 C. 525 D. 31500,8. 正常工作时，只能读出不能写入的存储器是 。 A. RAM B. ROM C. RAM和ROM D. 没有 9. 存储器在读/写的同时需要进行数据刷新。 A. 静态RAM B. 动态RAM C. ROM D. 没有 10. 设多谐振荡器的高电平宽度和低电平宽度分别为TH和TL，则脉冲 波形的占空比为 。 ATH/(TH+TL) BTL/(TH+TL) CTH/TL DTL/TH,三 综合题（每题7分，共28分） 1. 证明： 证： 也可以用真值表方法证明,解： (1)CS为1有效，CSi=1第i个三态门选通，总线上数据为Di。分时地使CS1、CS2、 CSn分别为1，使对于三态门的数据分时送到总线上； (2)CS信号不能有两个或两个以上有效，否则，总线上数据会冲突； (3)所有CS信号都无效，总线处于高阻状态。,2. 如图所示n个三态门作总线传输，D1、D2、 Dn为数据输入端，CS1、CS2、 CSn为片选信号输入端，试问：(1)CS信号如何进行控制，以便输入数据正常传输；(2)CS信号能否有两个或两个以上有效，若如此会怎样？ (3)CS 均无效，总线处于什么状态？,3.两个D触发器如图1所示，已知电路出态为0，试画出输入波形如图2所示的两个触发器状态波形。,上升沿触发,下降沿触发,Q1,Q2,解： 触发器1下降沿触发 触发器2上升沿触发 分析时，只看有效沿 在有效沿，Qn+1=D,4. 什么叫D/A转换器？12位D/A转换器与10位D/A转换器比较，哪一个分辨率高？如果已知某D/A转换器满刻度输出电压为1V，试问要求1mV的分辨率，其输入数字量的位数n至少是多少位？ 答：将数字信号转换为模拟信号的器件D/A转换器； 12位D/A转换器分辨率高； 其输入数字量的位数n至少是10位。,四 分析与设计题（每题8分，共32分。） 1. 如图所示电路，试写出L的表达式，并根据输入A、B的波形，画出对应的L波形。,解：,同或关系,2. 设计一个三变量一致电路（三变量一致时，输出为1，三变量不一致时，输出为0）。要求：.列出真值表；.写出逻辑函数的与-或表达式；.画出逻辑电路图（用与非门构成逻辑电路）。,1. 确定输入输出变量。 输入：A、B、C， 输出：F 2. 列真值表,0,0,0,1,0,0,0,1,3.化简并写表达式,4.画逻辑电路图,3. 74LVC161是具有异步清0功能的4位二进制计数器。功能表和逻辑符号如图。增加必要的逻辑门实现11进制计数器，画出设计的电路。,解：采用反馈清0法。十一进制加计数器具有十一个状态， 74LVC161具有16个状态 。希望计数到最后一个状态1010之后的状态1011通过译码产生一个异步清0信号进行清0 ，又从0000开始。 设计的电路如图。,1,1,0 0 0 0,1,4. 分析如图所示时序逻辑电路，要求：、说明这是同步时序逻辑电路还是异步时序逻辑电路？、说明这是Mealy型还是Moore型时序逻辑电路？、写出输出方程和激励方程组，分析电路功能。,、写出输出方程和激励方程组,激励方程组,解： . 同步时序逻辑电路。 . Moore型时序逻辑电路。,输出方程组：Z = Q0Q1,列电路次态真值表,0 0,1 1,0 0,1 1,1 1,0 0,1 1,0 0,1 1,1 1,1 1,1 1,1 1,1 1,1 1,1 1,0,1,1,0,1,0,0,1,1,0,1,0,1,0,1,0,激励,输出：Z = Q0Q1,为了得到次态，列JK触发器功能表。,根据电路次态真值表和输出函数方程，作出状态表和状态图,0 1,1 0,1 1,0 0,1 1,0 0,0 1,1 0,0 0 0 1,Z = Q0Q1,根据状态表，画出状态图；,状态图,0,0,0,0,1,1,1,1,电路是一个2位二进制数可逆计数器。,电路输入A=0 加1计数 0001 10 11,电路输入A=1 减1计数 0011 10 01,5. 用4选1MUX74HC153 实现逻辑函数：,解：采用m=n+1的实现方法 从函数n+1