《计算机硬件基础》PPT课件.ppt_第1页
《计算机硬件基础》PPT课件.ppt_第2页
《计算机硬件基础》PPT课件.ppt_第3页
《计算机硬件基础》PPT课件.ppt_第4页
《计算机硬件基础》PPT课件.ppt_第5页
已阅读5页，还剩18页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

2019/6/13,1,第2章 计算机硬件基础,2.1 数字逻辑电路基础 2.2 组合逻辑电路及部件 2.3 时序逻辑电路及部件 本章小结 作业,2019/6/13,2,2.3 时序逻辑电路及部件,基本概念 一、触发器 二、寄存器 三、移位寄存器 四、计数器,2019/6/13,3,时序逻辑电路基本概念,时序逻辑电路的输出不仅与当时的输入状态有关，而且还与电路在此以前的输入/输出状态有关，因此时序电路内必须要有能存储信息的记忆元件触发器。 触发器是构成时序电路的基础，它可以储存一位二进制信息。 时钟（clock）信号：决定了时序逻辑电路的状态改变发生在什么时刻。时钟信号是不受其它任何输入信号或电路状态的影响，一般为周期性信号。 时钟周期：指时钟信号某一上升沿（或下降沿）到下一上升沿（或下降沿）的时间，即时钟周期等于时钟频率的倒数。,2019/6/13,4,一、触发器,1、电平触发方式的触发器 2、边沿触发方式的触发器,2019/6/13,5,1、电平触发方式的触发器,C：时钟信号 D：数据输入信号 Q：输出信号，代表触发器的状态，即储存了0/1 Q：反相输出信号,2019/6/13,6,1、电平触发方式的触发器,特点： 触发器只在时钟信号C为触发约定电平高电平（或低电平）时，才接收输入数据D（至Q端），否则，触发器状态保持不变。 在时钟信号C为触发约定电平时，输出Q端的状态随着输入端D的变化而变化； 电平触发方式触发器又称为D锁存器，主要用作存储器的地址锁存器，以使CPU发出的地址在整个存储器读或写周期保持稳定不变。,2019/6/13,7,2、边沿触发方式的触发器,CP：时钟信号 D：数据输入 RD：异步清零端，任何时间该信号为0，则Q端必清零 SD：异步置位端，任何时
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论