南邮《计算机组成与结构》期末题库.pdf

计算机组成与结构习题练习 第一章 1.某计算机主频为 1.2GHz， 其指令分为 4 类， 其在基准程序中所占比例及 CPI 如下表所示， 则该机的 MIPS 数是多少？ 指令类型多占比例CPI A50%2 B20%3 C10%4 D20%5 2.程序 P 在机器 M 上的执行时间是 20s，编译优化后，P 执行的指令数减少到原来的 70%， 而 CPI 增加到原来的 1.2 倍，则 P 在 M 上的执行时间是多少？ 3.冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 第二章 1.某字长为8位的计算机中， 已知整型变量x、 y的机器数分别为x补=11110100， y补=10110000。 若整型变量 z=2x+y/2，则 z 是多少？（结果用 16 进制表示） 2.若 x=103，y=-25， 则下列表达式采用 8 位定点补码运算实现时， 会发生溢出的是 （ ） 。 A. x+y B. x+y C. x-y D. x-y 3.用海明码对长度为 8 位的数据进行检错/纠错时，若能纠正一位错，则校验位数至少是几 位？ 4.字长 8 位，写出下列各整数的原码、反码、补码表示。 （二进制表示） -35-128-127-1 原码 反码 补码 5.用 IEEE 32 位浮点格式表示如下的数。 （结果用十六进制表示） （1）-1.5（2）384 （3）1/16 6.下列各数使用了 IEEE 32 位浮点格式，相等的十进制数是多少？ （1）C1E0 0000 H（2）3F50 0000 H 7.已知 x 和 y（真值） ，用变形补码计算 x+y，同时指出结果是否溢出。 （1）x = 11011，y = 00111（2）x = 11011，y = -10101 （3）x = -10110，y = -00001 8.已知 x 和 y（真值） ，用变形补码计算 x-y，同时指出结果是否溢出。 （1）x = 11011，y = -11111（2）x = 10111，y = 11011 （3）x = 11011，y = -10011 第三章 1. 设有一个具有 20 位地址和 32 位字长的存储器，则该存储器能存储 个字节的信 息。如果存储器由 512K8 位 SRAM 芯片组成，需要 片，还需要 位地 址作芯片选择。 2. 用32K8位的E2PROM芯片组成128K16位的只读存储器， 则数据寄存器至少 位， 地址寄存器至少 位，共需要 个 E2PROM 芯片。 3. 用 16K8 位的 DRAM 芯片构成 64K32 位的存储器，则该 DRAM 芯片的地址引脚有 个，数据引脚有 个。 4. 设存储器容量为 64M，存储器字长为 64 位，模块数 m=8，分别用顺序和交叉方式进行组 织。存储周期 T=100ns，数据总线宽度为 64 位，总线传送周期 =50ns。求：顺序存储器和 交叉存储器的带宽各是多少 Bps？ 5. 已知单个存储体的存储周期为 110ns， 总线传输周期为 10ns， 则当采用低位交叉编址的多 模块存储器时，存储体数应是（ ） 。 A. 小于 11 B. 等于 11 C. 大于 11 D. 大于等于 11 6. 已知 cache 存储周期 40ns，主存存储周期 200ns，cache/主存系统平均访问时间为 50ns， 求 cache 的命中率。 7. CPU 执行一段程序时，cache 完成存取的次数为 2420 次，主存完成存取的次数为 80 次， 已知 cache 存储周期为 40ns，主存存储周期为 240ns，求 cache/主存系统的效率和平均访问 时间。 8. 假设某计算机的 CPU 主频为 80MHz，CPI 为 4，并且平均每条指令访存 1.5 次，主存和 Cache 之间交换的块大小为 16B，Cache 的命中率为 99%，存储器总线的宽度为 32 位。则该 计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况 下，主存带宽至少达到多少才能满足 CPU 的访存要求？ 9. 某计算机的主存地址位数为 32 位，按字节编址。假定 Cache 中最多存放 128 个主存块， 采用直接映射方式、全写法（Write Through） ，块大小为 64B，则该 Cache 的容量是多少字 节？ 10. 主存容量为 4MB，虚存容量为 1GB，则虚地址和物理地址各为多少位？如页面大小为 4KB，则页表长度是多少？ 11. 设某系统采用页式虚拟存储管理，页表存放在主存中。如果一次主存访问需要 50ns，那 么完成一次数据访问需用多少时间？如果增加 TLB，忽略查找 TLB 表项占用的时间，并且 75%的页表访问命中 TLB，完成一次数据访问的时间又是多少？ 12. 某页式存储管理，页大小为 2KB。逻辑地址空间包含 16 页，物理地址空间共有 8 页。 逻辑地址应有多少位？主存物理空间有多大？ 13. 某计算机的存储系统由 cache、主存和磁盘构成。Cache 的访问时间为 15ns；如果被访 问的单元在主存中但不在 cache 中，需要用 60ns 的时间将其装入 cache，然后再进行访问； 如果被访问的单元不在主存中，则需要 10ms 的时间将其从磁盘中读入主存，然后再装入 cache 中并开始访问。若 cache 的命中率为 90%，主存的命中率为 60%，求该系统中访问一 个字的平均时间。 14. 在一个分页虚存系统中，用户虚地址空间为 32 页，页长 1KB，主存物理空间为 16KB。 已知用户程序有 10 页长，若虚页 0、1、2、3 已经被分别调入到主存 8、7、4、10 页中，请 问虚地址 0AC5H 和 1AC5H 对应的物理地址是多少？ 第四章 1.一种单地址指令格式如下所示， 其中 I 为间接特征， X 为寻址模式， D 为形式地址。 I、 X、 D 组成该指令的操作数有效地址 E。设 R1为变址寄存器，R2为基址寄存器，PC 为程序计数 器，请在下表中第一列位置填入适当的寻址方式名称。 寻址方式IX有效地址 E 000E =D 001E =（PC）+ D 010E =（R1）+ D 011E =（R2）+ D 100E =（D） 111E =（ （R2）+ D） 2.根据操作数所在位置，指出其寻址方式： （1）操作数在寄存器中，为 寻址方式。 （2）操作数地址在寄存器中，为 寻址方式。 （3）操作数在指令中，为 寻址方式。 （4）操作数的物理地址在指令中， 寻址方式。 （5） 操作数的地址为某一寄存器内容与位移量之和， 可以是 、 、 寻址方式。 3.下列关于 RISC 的描述，正确的是（ ） 。 A. 采用 RISC 技术后，计算机的体系结构又恢复到早期的比较简单的情况 B. 为了实现兼容， 新设计的 RISC 是从原来 CISC 系统的指令系统中挑选一部分实现的 C. 减少指令数是 RISC 的主要目标 D. RISC 中设有乘、除法指令和浮点运算指令 4.设某机字长为 32 位，CPU 中有 16 个 32 位通用寄存器，设计一种能容纳 64 种操作的指令 系统。如果采用通用寄存器作基址寄存器，则单字长 RS 型指令的最大存储空间是多少？ 5.某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第 1 字 节为操作码字段， 第 2 字节为相对位移量字段。 假定取指令时， 每取一个字节 PC 自动加 1。 若某转移指令所在主存地址为 2000H，相对位移量字段的内容为 06H，则该转移指令成功后 的目标地址是多少？ 6.某计算机有 16 个通用寄存器，采用 32 位定长指令字，操作码字段（含寻址方式位）为 8 位，Store 指令（存数指令）的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址 方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store 指令中偏移量 的取值范围是多少？ 第五章 1.CPU 中，保存当前正在执行的指令的寄存器是 ； 保存即将执行的指令地址的寄存器是 。 2.假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所 有指令公用的。已知微指令长度为 32 位，则控制存储器的容量是多少字节？ 3.已知某机采用微程序控制方式， 控存容量为51248位。 微程序可在整个控存中实现转移， 控制微程序转移的条件共 4 个，微指令采用水平型格式，后继微指令采用断定方式。则微指 令由哪几个字段构成，分别为多少位？ 4.下列选项中，能缩短程序执行时间的措施是 。 I、提高 CPU 时钟频率 II、优化数据通路结构 III、对程序进行编译优化 5.相对于微程序控制器，硬布线控制器的特点是（ ） 。 A. 指令执行速度慢，指令功能的修改和扩展容易 B. 指令执行速度慢，指令功能的修改和扩展难 C. 指令执行速度快，指令功能的修改和扩展容易 D. 指令执行速度快，指令功能的修改和扩展难 6.今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。假设完成各 步操作的时间依次是100ns， 100ns， 80ns和50ns， 则流水线的操作周期应设计为 。 7.会造成流水线断流的相关冲突有哪些？ 8.某 CPU 主频为 1.03GHz，采用 4 级指令流水线，每个流水线的执行需要 1 个时钟周期。 假定 CPU 执行了 100 条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的 吞吐率为多少？ 第六章 1、总线的仲裁分为哪两类？ 2、集中式仲裁分为哪几种？其中，响应时间最快的是哪一种？对电路故障最敏感的是哪一 种？当代总线标准采用的是哪一种？ 3、 计算机系统中， 传输信息采用哪几种方式？其中， 系统总线上传送的信息采用什么方式？ 4、什么是分时传送？ 5、总线的一次信息传送，可以分为哪些阶段？ 6、某总线在一个总线周期中并行传送 8 个字节的信息，假设一个总线周期等于 2 个总线时 钟周期，总线时钟频率为 70MHz，总线带宽是多少 Bps？ 7、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单 元读出或写入多个数据，这种总线事务方式称为（ ） 。 A. 并行传输 B. 串行传输 C. 突发传输 D. 同步传输 8、某同步总线的时钟频率为 100MHz，宽度为 32 位，地址/数据线复用，每传输一个地址或 数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务 传输 128 位数据需要多少时间？ 本题如果不采用突发（猝发）传输方式，则需要多长时间？ 第七章 1.一个光栅扫描图形显示器，每帧有 10241024 像素，可以显示 256 种颜色，则刷新存储 器容量至少是多少字节？ 2.某磁盘存储器转速为 3000 转/分， 共有 4 个记录面， 每道记录信息为 12288 字节， 共有 275 道。问： （1）磁盘存储器的容量是多少字节？ （2）磁盘数据传输率是多少 B/s？ （3）磁盘平均等待时间是多少？ （4）给出该磁盘地址格式方案，假设每个扇区记录 1024 个字节。 3.某双面磁盘，每面有 220 道，已知磁盘转速为 4000 转/分，数据传输率为 185000B/s，求磁 盘总容量。 4.已知某磁盘存储器转速为 2400 转/分，每个记录面有 200 磁道，平均找道时间为 60ms，每 道存储容量为 96Kb，求磁盘的存取时间与数据传输率（数据传输率单位为 B/s） 。 5.若显示器分辨率为 1024768，颜色深度为 24 位，帧频（刷新频率）为 72Hz， 求（1）刷新存储器的存储容量是多少？（2）刷新存储器的带宽约是多少 Bps？ 第八章 1.在计算机系统中，CPU 管理外围设备有哪几种方式？ 2.设某机有 5 级中断：L0、L1、L2、L3、L4，其中断响应优先次序从高到低为 L0L1L2 L3L4。中断屏蔽字为 M4M3M2M1M0，Mi=1（0i4）表示对 Li 级中断进行屏蔽， 现在要求中断处理优先级从高到低的顺序是 L1L3L0L4L2。 （1）请写出各级中断的中断屏蔽字。 （2）若这 5 级中断同时发出中断请求，最先执行的是哪个中断？最早执行完毕的是哪个中 断？ 3.某中断系统响应中断需要 50ns，总线中断服务程序至少需要 150ns，其中 60ns 用于软件的 额外开销， 则系统的中断频率最大是多少？中断额外开销时间占中断时间的比例是多少？有 一个字节设备，数据传输率为 1