微机系统中的微处理器.ppt

,Home,2.1 8086/8088 微处理器结构,2.2 8086/8088 CPU的存储器管理,2.5 从8086到Pentium微处理器,第2章 微机系统中的微处理器,2.4 8086/8088CPU的操作即时序,2.3 8086/8088 CPU的工作模式及外部引脚,2.1 8086/8088微处理器结构,1. 8086/8088CPU编程结构,从功能上看，可以分为两大部分： 1.总线接口部件BIU (Bus Interface Unit) 2. 执行部件EU (Execution Unit)。 8086CPU内部结构框图见图2-1所示。,图2.1 8086CPU内部结构框图,总线接口单元BIU: 主要负责物理地址的形成、预取指令、指令队列排队、读/写操作数和总线控制。,4个段地址寄存器 16位的指令指针寄存器IP 20位的地址加法器 6字节的指令队列,执行单元EU: 主要负责指令译码和执行,4个通用寄存器AX，BX，CX，DX 4个专用寄存器BP，SP，SI，DI 标志寄存器,2. 8086/8088CPU内部寄存器结构,8086内部寄存器有： 执行单元EU 8个通用寄存器 1个指令指针寄存器 1个标志寄存器 4个段寄存器,通用寄存器,8086的16位通用寄存器是： AX BX CX DX SI DI BP SP 其中前4个数据寄存器都还可以分成高8位和低8位两个独立的寄存器 8086的8位通用寄存器是： AH BH CH DH AL BL CL DL 对其中某8位的操作，并不影响另外对应8位的数据,数据寄存器,数据寄存器用来存放计算的结果和操作数，也可以存放地址 每个寄存器又有它们各自的专用目的 AX累加器，使用频度最高，用于算术、逻辑运算以及与外设传送信息等； BX基址寄存器，常用做存放存储器地址； CX计数器，作为循环和串操作等指令中的隐含计数器； DX数据寄存器，常用来存放双字长数据的高16位，或存放外设端口地址。,变址寄存器,变址寄存器常用于存储器寻址时提供地址 SI是源变址寄存器 DI是目的变址寄存器 串操作类指令中，SI和DI具有特别的功能,指针寄存器,指针寄存器用于寻址内存堆栈内的数据 SP为堆栈指针寄存器，指示栈顶的偏移地址 SP不能再用于其他目的，具有专用目的 BP为基址指针寄存器，表示数据在堆栈段中的基地址 SP和BP寄存器与SS段寄存器联合使用以确定堆栈段中的存储单元地址,段寄存器,DS 数据段寄存器 (Data Segment) CS 代码段寄存器 (Code Segment) ES 附加段寄存器 (Extra Segment) SS 堆栈段寄存器 (Stack Segment),指令指针IP,指令指针寄存器IP，指示代码段中指令的偏移地址 它与代码段寄存器CS联用，确定下一条指令的物理地址 计算机通过CS : IP寄存器来控制指令序列的执行流程 IP寄存器是一个专用寄存器,标志寄存器,标志（Flag）用于反映指令执行结果或控制指令执行形式 8086处理器的各种标志形成了一个16位的标志寄存器FLAGS（程序状态字PSW寄存器）,状态标志： CF ZF SF PF OF AF 控制标志： DF IF TF,1.主存储器的编址分段机构,(1)8086CPU有20条地址线 最大可寻址空间为2201MB 物理地址范围从00000HFFFFFH (2)8086CPU将1MB空间分成许多逻辑段（Segment） 每个段最大限制为64KB 段地址的低4位为0000B,2.2 存储器管理,图2.4 存储空间分段结构,图2.5 段重叠分段结构,2.物理地址和逻辑地址,(1)对应每个物理存储单元都有一个唯一的20位编号，就是物理地址，从00000HFFFFFH。 (2)分段后在用户编程时，采用逻辑地址，其形式为： 段基地址 : 段内偏移地址,逻辑地址,段基地址说明逻辑段在主存中的起始位置 8086规定段地址必须是模16地址：xxxx0H 省略低4位0000B，段地址就可以用16位数据表示，就能用16位段寄存器表达段地址 偏移地址说明主存单元距离段起始位置的偏移量 每段不超过64KB，偏移地址也可用16位数据表示,物理地址和逻辑地址的转换,将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址 一个物理地址可以有多个逻辑地址,逻辑地址 1460:100、1380:F00 物理地址 14700H 14700H,Home,Back,Home,Next,Back,3.堆栈,内存中一个按先入后出方式操作的特殊区域 每次压栈和退栈均以WORD为单位 SS存放堆栈段地址，SP存放段内偏移，SS:SP构成了堆栈指针 堆栈用于存放返回地址、过程参数或需要保护的数据 常用于响应中断或子程序调用,2.3 8086/8088 CPU的工作模式及外部引脚,Home,Back,Home,Next,1.最小模式和最大模式概念,(1)最小模式: 在系统中只有一个微处理器。三个地址锁存器8282及一片收发接口芯片8286。 (2)最大模式： 两个或多个微处理器（主处理器、协处理器）。协处理器包括数值运算及输入输出协处理器8087和8089。,2. 8086/8088CPU的引脚特性,8086CPU的40条引脚信号可按功能分可分为四类，它们是： 地址总线 数据总线 控制总线 其它(时钟与电源)。,HOLD 总线保持请求信号 输入 HLDA 总线保持响应信号 输出 TEST 测试信号 输入 CLK 时钟输入信号 输入 VCC(+5V) GND 输入,8086 CPU工作在最大模式时，2431引脚需重新定义,Back,Next,Back,3. 8086CPU的系统配置,图2.6 最小模式下的系统典型配置,图2.11 最大模式下的系统典型配置,Home,Back,Home,Next,Back,8086 CPU 的最小/最大工作模式比较,条件 特点 应用,Home,Back,Home,Next,Back,1.系统复位和启动,信号：RESET,2.4 8086/8088 的主要操作功能,复位 时: CS:FFFFH IP:0000H,标志寄存器清零,Home,Back,Home,Next,Back,2.总线周期,注：不同 CPU 的总线周期不同,定义,组成,CPU 访问（读或写）一次存储器或 I/O 接口所需要时间，称为一个总线周期。,由多个时针周期组成。,Home,Back,Home,Next,Back,扩展总线周期,等待周期 Tw 插入 T3、T4 之间，数量不限， 由控制线 READY = L 控制 空闲周期 Tt 插入 T4 之后，数量不限，由控制线 TEST = H 控制,基本总线周期,由四个时钟周期构成 分别称为 T1、T2、T3、T4,Home,Back,Home,Next,Back,T1：发出地址信息 T2：撤消地址，准备传数 T3：传送数据 T4：总线周期结束 Tw：等待周期,Home,Back,Home,Next,Back,3.总线读和总线写操作,（1）读周期,“读”总线周期即CPU将存贮器单元或I/O端口中的数据取出并读入CPU内部寄存器中的总线周期。,（2）写周期,“写”总线周期即CPU将内部的寄存器中的数据写入存贮器单元或I/O端口中的总线周期。,Home,Back,Home,Next,Back,（3）最小模式下的读时序,（4）最小模式下的写时序,Home,Home,Back,Home,Back,1.80x86微处理器的基本结构和发展,2.6 从8086到Pentium处理器,（1）80286微处理器工作模式,实地址模式：相当于一台工作速度更快的8086，寄存器结构和寻址方式与8086完全相同，所不同的是，20位地址总线和16位数据总线不再分时复用芯片的相同引脚，并且增加一些新的指令，但原来运行在8086系统上的程序都可以在80286系统上运行。,Home,Back,保护模式：提供了许多新功能。与实地址模式相比，最明显的区别是存储器地址空间扩大16MB，对应于24位地址总线。从CPU内部来看，这么大的存储器空间仍然由段寄存器来控制，但段寄存起的作用已经改变。段寄存器的内容不再是段开始地址的指针，而是用作由“虚拟段”组成的表的指针。80286CPU内还包括很多硬件逻辑，支持保护功能和多任务功能。,（2）80386微处理器工作模式,实地址模式：80386复位后将直接进入实地址模式，在此模式下，80386CPU除相当于一个高速的8086/8088CPU外，可在需要时将操作数位数扩展到32位。同时，20位的地址总线不再与32位的数据总线分时复用。,虚拟地址保护模式：此模式支持多任务模式，分为286保护模式和386保护模式两种。286保护模式与80286保护模式相同，尤其是操作数和段内偏移地址保持为16位，也采用“虚拟段”的方式管理存储器，CPU可寻址16MB的物理地址空间和1GB的虚拟地址空间。386保护模式是对286保护模式的改进，采用段页式存储器管理和保护机制。其操作数和段内偏移地址都是32位，操作数也是32位， CPU可寻址232B=4GB物理地址空间（实存）及246=64TB的虚拟存储空间。,虚拟8086方式。此方式可以在实地址方式运行8086应用程序的同时，利用80386CPU的虚拟保护机构运行多用户操作系统及程序。即可同时运行多个用户程序，并能得到保护，是每个用户都感到自己拥有一台完整的计算机，非常灵活。,（3）80486微处理器,采用RISC技术，减少不规则的控制部分，从而缩短了指令的执行周期，而且将基本指令由以前 80386 采用的微代码控制改为硬件逻辑直接控制，缩短了指令的译码时间。,内含8KB的Cache，可高速存取指令和数据，高速缓存系统截取80486对内存的访问。如果查询所需要的指令或数据在高速缓存中，即命中（Hit），则无需插入等待状态，便直接把指令或数据从Cache中取到；相反，如果未命中（Miss），CPU便从主存中读取指令或数据以进行补充。实际上，高速缓存的“命中”率很高，使得插入的等待状态趋于零，同时高“命中”率必然降低外部总线的使用频率，提高了系统的性能。,80486芯片内包含有与外部80387完全兼容且功能又有扩充的片内80387协处理器，称作浮点运算部件（FPU），在80486内部，CPU和FPU之间的数据通道是64位，80486内部数据总线宽度为64位（80386只为32位），而且CPU和Cache之间以及Cache与主存之间的数据通道均为128位，比 80386 加 80387 组合的速度高出几倍 。,80486采用了猝发式总线（BURST BUS）的总线技术，系统取得一个地址后，与该地址相关的一组数据都可以进行输入/输出，有效地解决了CPU与存储器之间的数据交换问题。,延袭 80386 体系结构。从程序员的角度来看，80486并没有改变80386的体系结构，与8086/8088、80186/80188、80286、80386在目标代码一级完全保持了向上的兼容性。80486 CPU与8086的兼容性是以实地址的方式来保证的，其保护地址方式和80386指标一样，80486也继承了虚拟8086方式。,增加了面向多处理机的机构，支持多处理机系统。 80486 在提高单体CPU性能的基础上，还可以使用几个 80486 构成多处理机结构。,80486和80386一样，适合于多任务处理的操作系统。以它们为CPU的微机可以运行UNIX、XENIX、OS/2、DOS等不同的操作系统。,2.Pentium微处理器,（1）采用全新设计的增强型浮点运算器，浮点运算速度是80486DX的46倍。 （2）采用超标量流水线（Super Scaler Pipeline）结构，组成两条流水线：U流水线和V流水线。在最佳状态下，Pentium可在一个时钟周期内执行两条指令。而80486只有一条流水线，在最佳状态下，一个时钟周期内只能执行完一条指令。,（3）采用二元分离式高速缓冲存储器（Dual On Board Caches），将指令高速缓存和数据高速缓存分离，各自拥有8KB的高速缓存，使其可以同时工作，减少等待时间和数据班期次数。 （4）采用转移目标缓冲器（B