关 键 词：

大学 数字 逻辑电路 李中发 教学 资料 课件 ppt

资源描述：

大学数字逻辑电路-李中发-大学教学资料课件PPT,大学,数字,逻辑电路,李中发,教学,资料,课件,ppt

内容简介：

数字逻辑电路李中发 制作中国水利水电出版社学习要点掌握组合逻辑电路的分析方法与设计方法。掌握利用二进制译码器和数据选择器进行逻辑设计的方法。理解加法器、编码器、译码器等组合逻辑电路的工作原理和逻辑功能。了解加法器、编码器、译码器、数据选择器等中规模集成电路的使用方法。了解组合逻辑电路中的竞争冒险现象及其消除方法。第5章 常用组合逻辑部件第5章 常用组合逻辑部件5.1 加法器5.2 数值比较器5.3 编码器5.4 译码器5.5 数据选择器5.6 数据分配器退出5.1 加法器1、半加器5.1.1 半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。全加器的逻辑图和逻辑符号 用与门和或门实现 用与或非门实现再取反，得：实现多位二进制数相加的电路称为加法器。1、串行进位加法器5.1.2 加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器加法器的级连集成二进制4位超前进位加法器5.1.3 加法器的应用1、8421 BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器3、二-十进制加法器修正条件5.2 数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。5.2.1 1位数值比较器设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。逻辑表达式逻辑图5.2.2 4位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，AB、AB、 AB必须预先预置为0 ，最低4位的级联输入端AB和A=B 必须预先预置为0、1。并联扩展5.3 编码器实现编码操作的电路称为编码器。5.3.1 二进制编码器1、3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表逻辑表达式逻辑图2、3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表逻辑表达式逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。3、集成3位二进制优先编码器集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效集成3位二进制优先编码器74LS148的级联16线-4线优先编码器5.3.2 二-十进制编码器1、8421 BCD码编码器输入10个互斥的数码输出4位二进制代码真值表逻辑表达式逻辑图2、8421 BCD码优先编码器真值表逻辑表达式逻辑图3、集成10线-4线优先编码器5.4 译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。5.4.1 二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列2、集成二进制译码器74LS138真值表输入：自然二进制码输出：低电平有效3、74LS138的级联二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。5.4.2 二-十进制译码器1、8421 BCD码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。真值表逻辑表达式逻辑图将与门换成与非门，则输出为反变量，即为低电平有效。、集成8421 BCD码译码器74LS425.4.3 显示译码器1、数码显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极2、显示译码器真值表仅适用于共阴极LED真值表a的卡诺图b的卡诺图c的卡诺图d的卡诺图e的卡诺图f的卡诺图g的卡诺图逻辑表达式逻辑图2、集成显示译码器74LS48引脚排列图功能表辅助端功能5.4.4 译码器的应用1、用二进制译码器实现逻辑函数画出用二进制译码器和与非门实现这些函数的接线图。写出函数的标准与或表达式，并变换为与非-与非形式。2、用二进制译码器实现码制变换十进制码8421码十进制码余3码十进制码2421码3、数码显示电路的动态灭零5.5 数据选择器5.5.1 4选1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从路输入中选择哪路输出。逻辑图5.5.2 集成数据选择器集成双4选1数据选择器74LS153集成8选1数据选择器74LS15174LS151的真值表数据选择器的扩展5.5.3 用数据选择器实现逻辑函数基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤确定数据选择器确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数 1 选用74LS153 2 74LS153有两个地址变量。求Di 3 （1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得： 3 画连线图 4 4 求Di的方法（2）真值表法求Di的方法（3）图形法用数据选择器实现函数：例选用8选1数据选择器74LS151设A2=A、A1=B、A0=C求Di画连线图5.6 数据分配器5.6.1 1路-4路数据分配器由地址码决定将输入数据送给哪路输出。真值表逻辑表