大学单片机原理与应用系统设计-李云钢-PPT文稿资料课件PPT
收藏
资源目录
压缩包内文档预览：(预览前20页/共88页)
编号：21836008
类型：共享资源
大小：18.75MB
格式：ZIP
上传时间：2019-09-06
上传人：QQ24****1780
认证信息
个人认证
王**（实名认证）
浙江
IP属地：浙江
25
积分
- 关 键 词：
-
大学
单片机
原理
应用
利用
运用
系统
设计
李云
ppt
文稿
资料
课件
- 资源描述：
-
大学单片机原理与应用系统设计-李云钢-PPT文稿资料课件PPT,大学,单片机,原理,应用,利用,运用,系统,设计,李云,ppt,文稿,资料,课件
- 内容简介：
-
第6章 单片机系统串行扩展技术,6.1 单片机串行扩展概述 6.2 I2C总线 6.3 SPI串行外设接口 6.4 单总线（1-WIRE BUS） 6.5 串行A/D和D/A转换接口,6.1 单片机串行扩展概述,单片机应用系统中使用的串行扩展总线主要有I2C Bus (Inter IC Bus), SPI (Serial Peripheral Interface)以及单总线（1-Wire Bus）等，这类串行通信总线接口是一种二/三线的串行通信标准，在使用时，硬件要符合接口标准时序的要求，软件要遵守标准要求的通信协议，并且在信号定义、接口方法以及操作上各有不同。对于没有这种接口的单片机只要在硬件和软件上能模拟它的通信要求，同样可以与带有这类串行通信标准的芯片相连使用。 优点：仅占用很少的资源和I/O线，器件接线简单，结构紧凑，同时还具有工作电压宽、抗干扰能力强、功率低、数据不易丢失和支持在线编程等优点。,6.2 I2C总线,6.2.1 I2C总线的基本原理 6.2.2 I2C总线数据传输格式 6.2.3 AT24系列串行E2PROM,6.2 I2C总线,I2C总线的数据传送只需两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。I2C总线通过这两根线传送信息，可发送和接收数据，并允许若干兼容器件共享总线。I2C总线传输速率为100kbps（改进后的规范为400 kbps）；I2C总线上的外围器件都是CMOS器件，属于电压型负载，总线上的器件数量不是由电流负载能力决定，而是由电容负载确定。,6.2 I2C总线, 两线式传输。总线上的所有节点，如主器件(单片机，微处理器)、外围器件、接口模块等都连到同名端的SDA、SCL线上。 系统中有多个主器件时，这些器件都可作为总线的主控制器，总线工作时任何一个主器件都可以成为主控制器，多机竞争时的时钟同步与总线仲裁都由硬件与标准软件模块自动完成，无须用户介入。 按照I2C总线规范，总线传输中将所有状态都生成相应的状态码，主器件能够依据这些状态码自动进行总线管理。 系统中所有外围器件及模块采用器件地址及引脚地址的编址方法。 所有带I2C接口的外围器件都具有应答功能。,I2C总线主要特性如下：,6.2.1 I2C总线的基本原理,由于I2C总线为双向同步串行总线，因此，I2C总线接口内部为双向传输电路，即各器件连接到总线的输出端是漏极开路输出或集电极开路输出的电路结构，故两条总线上必须有上拉电阻R，R通常可以选510k。 典型的I2C总线接口电路如图1所示:,6.2.1 I2C总线的基本原理,图6-1 I2C总线接口电路结构图,6.2.1 I2C总线的基本原理,I2C总线的寻址方式：在I2C总线开始信号后，主器件发出的第一个字节数据是用来选择从器件地址的，其中前7位地址码，第8位为方向位(R/W)。方向位为“0”表示发送，即主器件把信息写到所选择的从器件，方向位为“1”表示主器件将向从器件读信息。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位(R/W)确定。,6.2.2 I2C总线数据传输格式,1.I2C总线信号 主器件和从器件之间一次数据传送称为一帧。一帧由启动信号、若干个数据字节和应答位以及停止信号组成。I2C总线是按位传送的，在时钟线SCL的一个时钟周期只能传送一位数据。而且，数据线SDA上的信号电平在SCL为高电平期间必须稳定（除启动和停止信号），数据线上的信号变化只允许在SCL的低电平期间发生。如图6-2所示。,6.2.2 I2C总线数据传输格式,图6-2 I2C总线接口电路时序,在I2C总线技术规范中，开始和结束信号（也称启动和停止信号）的定义如图6-3所示。当时钟线SCL为高电平时，主器件向SDA线上送出一个由高到低的电平，表示“开始”信号，总线上出现开始信号后，就认为总线处在工作状态；当SCL线为高电平时，主器件向SDA线上送出的由低到高的电平，表示“结束”信号，总线上出现结束信号后，就认为总线处于不忙或空闲状态。,6.2.2 I2C总线数据传输格式,图6-3 开始和结束信号,6.2.2 I2C总线数据传输格式,6.2.2 I2C总线数据传输格式,2. I2C总线上的数据传输 在I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK），数据的传送过程如图6-4所示。数据传送每次都是先传最高位，通常从器件在接收到每个字节后都会做出响应，准备接收下一个数据字节，主器件可继续传送。 如果从器件正在处理一个实时事件而不能接收数据时，例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节，这时可以在应答信号后，使时钟SCL线保持低电平，控制总线暂停。当接收器准备好接收下一个字节时再释放时钟线SCL，使数据传输继续进行。,图6-4 数据传送时序图,6.2.2 I2C总线数据传输格式,6.2.3 AT24系列串行E2PROM,带I2C总线接口的E2PROM芯片有许多型号，其中AT24CXX系列使用十分普遍，其中典型的型号有AT24C01A/02/04/08/16等5种，它们的存储容量分别是1024/2048/4096/8192/16384位，即128/256/512/1024/2048字节。AT24CXX系列的串行电改写及可编程不需要加高电压，操作可靠性高，读写寿命可达100万次，数据可保存100年。,6.2.3 AT24系列串行E2PROM,1.存储器结构及引脚功能说明,AT24CXX系列常用的DIP封装形式所对应的引脚如图6-5所示:,图6-5 AT24CXX封装,各引脚的功能和意义如下： VCC：+5V电源。 GND：地线 SCL：串行时钟输入端。在时钟的上升沿把数据写入E2PROM；在时钟为下降沿时把数据从E2PROM中读出来。 SDA：串行数据I/O端，用于输入和输出串行数据。由于在E2PROM内部，SCL和SDA是漏极开路结构的，所以，使用时需要外接上拉电阻。,6.2.3 AT24系列串行E2PROM, A0，A1，A2：是芯片地址引脚。在型号不同时接法不同。 对于AT24C01A和AT24C02，A0，A1，A2这3位引脚均可以用于芯片寻址。当用8片AT24C01A组成1KB的存储器时，则第1片地址为“000”，故A0，A1，A2全部接地；第2片地址为“001”，故A0接高电平5V，A2，A1接地；第8片地址为“111”，故A0，A1，A2全部接高电平5V。在用AT24C02组成2KB存储器时，也同样处理。 对于AT24C04，这时只用A1，A2两位作为地址线，A0引脚不用，故最多只能用4片AT24C04来构成2KB的存储器。,6.2.3 AT24系列串行E2PROM,对于AT24C08，这时只用A2这1位作为地址线。A0，A1引脚不用，故最多只能用2片AT24C08来构成2KB的存储器。 对于AT24C16，地址A0，A1，A2引脚全部不用。这时，只能用1片AT24C16来构成2KB的存储器。 WP：写保护端。通过此引脚可提供硬件数据保护。当把WP接地时，允许芯片执行一般读写操作；当把WP接到VCC时，则对芯片实施写保护。,6.2.3 AT24系列串行E2PROM,6.2.3 AT24系列串行E2PROM,表6-5 AT24CXX系列各种型E2PROM参数,6.2.3 AT24系列串行E2PROM,2.芯片寻址和存储器单元寻址 表6-6 控制字格式,6.2.3 AT24系列串行E2PROM,综上所述，由于I2C总线可挂接多个串行接口器件，在I2C总线中每个器件应有唯一的器件地址，按I2C总线规则，器件地址为7位数据(即一个I2C总线系统中理论上可挂接128个不同地址的器件)，它和1位数据方向位构成一个器件寻址字节，最低位D0为方向位(读/写)。器件寻址字节中的最高4位(D7-D4)为器件型号地址，不同的I2C总线接口器件的型号地址是厂家给定的，如AT24C系列E2PROM的型号地址皆为1010，器件地址中的低3位为引脚地址A2A1A0,对应器件寻址字节中的D3D2D1位，在硬件设计时由连接的引脚电平给定。,对于E2PROM的片内地址，容量小于256字节的芯片(AT24C01/02) , 8位片内寻址(A0-A7)即可满足要求。然而对于容量大于256字节的芯片，则8位片内寻址范围不够，如AT24C16，相应的寻址位数应为11位(211=2048)。若以256字节为1页，则多于8位的寻址视为页面寻址。在AT24C系列中对页面寻址位采取占用器件引脚地址(A2A1A0)的办法，如AT24C16将A2、A1、A0作为页地址。凡在系统中引脚地址用作页地址后，该引脚在电路中不得使用，作悬空处理。,6.2.3 AT24系列串行E2PROM,6.2.3 AT24系列串行E2PROM,3. E2PROM与单片机的接口,图6-6 EEPROM与MCS-51的连接,6.2.3 AT24系列串行E2PROM,图中的AT24C08地址线只有A2有效，AT24C04地址线只有A2,A1有效，AT24C01A 3根地址线都有效。WP接低电平，芯片都没有使用写保护。 同样，对AT24CXX E2PROM的读出操作完全遵循I2C总线的主收从发和主发从收的规则，在数据的传送过程中，每次送数据位操作都在SCL为高电平时执行，此期间SDA线上的数据必须保持稳定，而数据的更迭操作必须在SCL为低电平时执行。SCL在高电平期间SDA线上的任何变化均被理解为控制信号，SDA由高变低意味着读/写操作的开始，由低变高则表示读/写操作的结束。AT24CXX的数据读/写格式可用图6-7来表示。,图6-7 AT24CXX的数据读/写格式,6.2.3 AT24系列串行E2PROM,6.2.3 AT24系列串行E2PROM,启动信号发出，E2PROM收到的第一字节为指令代码，其中高四位D7-D4为器件标志，D3-D1用于器件寻址，D0指示数据传输方向，即D0=1为读方式，D0=0为写方式。并由此决定后面的数据是单片机发出还是由E2PROM发出，如是写方式，则需再发送片内地址字节。在传输过程中，数据均以从高至低顺序发送，在每字节结尾，数据接收方应向发送方回送一个应答信号以示读/写的继续，一般应答为低电平，如此时单片机送高电平，则紧接着发生停止信号，则读/写过程结束。时序如图6-8：,图6-8 I2C总线上数据的传送,6.2.3 AT24系列串行E2PROM,6.3.1 SPI的基本原理 6.3.2 SPI数据传输格式,6.3 SPI串行外设接口,6.3 SPI串行外设接口,SPI(Serial Peripheral Interface-串行外设接口)总线系统是一种同步串行外设接口，它可以使单片机与各种外围设备以串行方式进行通信以交换信息。外围设备包括FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。 SPI系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线SCK、主机输入/从机输出数据线SDI、主机输出/从机输入数据线SDO和低电平有效的从机选择线CS(有的SPI接口芯片带有中断信号线INT或/INT，有的SPI接口芯片没有主机输出/从机输入数据线SDO)。,6.3.1 SPI的基本原理,利用SPI可在软件的控制下构成各种系统。如1个主控制器和几个从控制器、几个从控制器相互连接构成多主机系统（分布式系统）、1个主控制器和1个或几个从I/O设备所构成的各种系统等。在大多数应用场合，可使用1个主控制器作为主控机来控制数据，并向1个或几个从外围器件传送该数据。从器件只有在主机发命令时才能接收或发送数据。其数据的传输格式是高位（MSB）在前，低位（LSB）在后。SPI接口系统的典型结构如图6-9所示。图中为典型的单主系统，该系统只有一台主控制器，其它皆为从控制器。,6.3.1 SPI的基本原理,图6-9 SPI接口系统,6.3.2 SPI数据传输格式,当一个主控机通过SPI与几种不同的串行I/O芯片相连时，必须使用每片的允许控制端，这可通过主控制器的从机选择线来实现。但应特别注意这些串行I/O芯片的输入输出特性：首先是I/O芯片的串行数据输出是否有三态控制端。平时未选中芯片时，输出端应处于高阻态。若没有三态控制端，则应外加三态门。否则MCU的SDI端只能连接1个输入芯片。其次是I/O芯片的串行数据输入是否有允许控制端。因此只有在此芯片允许时，SCK脉冲才把串行数据移入该芯片；在禁止时，SCK对芯片无影响。若没有允许控制端，则应在外围用门电路对SCK进行控制，然后再加到芯片的时钟输入端；当然，也可以只在SPI上连接1个芯片，而不再连接其它I/O芯片。 通过SPI接口进行数据通讯的数据传送格式如图610所示，数据读写应在SCK上升沿（或下降沿）。,6.3.2 SPI数据传输格式,图6-10 SPI数据传送格式,6.3.2 SPI数据传输格式,SPI的读写时序如图6-11所示。在基于SPI接口构成的通信网络中，通信可由主节点发起，也可由从节点发起。当主节点发起通信时，它可主动对从节点进行数据的读写操作。工作过程叙述如下:首先选中要与之通信的从节点(通常片选端CS为低有效)，而后送出时钟信号，读取数据信息的操作将在时钟的上升沿(或下降沿)进行。每送出八个时钟脉冲，从节点产生一个中断信号，该中断信号通知主节点一个字节己完整接收，可以发送下一个字节的数据。 而当从节点主动请求与主节点进行通信时，从节点会主动发出一个中断请求信号，要求主节点服务于自己的通信要求，这时主节点可以通过查询的方式确定申请源，并给出相应的服务信息，其时序一般如图6-12示。,6.3.2 SPI数据传输格式,图6-11 读写指令逻辑时序,图6-12 从节点主动发起的通信时序图,6.3.2 SPI数据传输格式,6.3.2 SPI数据传输格式,通过以上的说明可以看出，基于SPI接口构成的主从分布式通信网络的主从节点是相对的。对于SPI接口网络而言，主节点需要完成的是给出片选信号及时钟信号，它可以主动地与各从节点进行信息的交流;而在从节点主动要求服务的情况下，它又是一种半主动的形式。,6.4.1 单总线的基本原理 6.4.2 单总线的数据传输格式,6.4 单总线（1-WIRE BUS）,6.4 单总线（1-WIRE BUS）,单总线（1-Wire bus）是美国Dallas Semiconductor公司的一项专利技术，它采用单根信号线完成数据的双向传输，并通过该信号线为单总线器件提供电源，具有节省I/O引脚资源、结构简单、成本低廉、便于总线扩展和维护等优点。 由单总线芯片组成的网络称为微型局域网，是一种主从式网络。该系统中只有一个主设备，但可以有多个从设备。系统设备间的通信由主设备集中管理。微型局域网只需要一条普通的双绞线就能组网，而且设备无需自带电源，具有组网方便、成本低的优点，非常适于现场应用。,6.4.1 单总线的基本原理,单总线通信硬件联接如图6-13连接，它们构成一个简捷的单总线网络，它包括三个主要部分:带有控制软件的主控器(Master)，连接上拉电阻和稳压二极管的连接线，以及各种功能的单总线器件(Slave)。漏极开路的端口结构和上拉电阻R使总线空闲时处于高电平状态(3V至5.5V)，从器件可直接从数据线上获得工作电能。稳压二极管将总线最高电平限定在5.6V，起保护端口的作用。,图6-13 单总线连接方式及单总线器件结构框图,6.4.1 单总线的基本原理,6.4.1 单总线的基本原理,单总线器件与总线匹配的端口必须具有开漏输出或3态输出的功能，主控器的总线侧必须有上拉电阻，系统才能正常工作。单总线器件通常采用3引脚封装，3个引脚分别为公共地、数据线和电源端，电源端可以为单总线器件提供外部电源。 单总线接口一个显著的特点是不需要使用独立的电源，所有的单总线芯片都可以通过单线寄生电源供电，其原理如图6-14所示。当总线处于高电平时不仅通过二极管给芯片供电，同时又给内部的大电容充电；当总线变为低电平时，二极管截止，电容可以给芯片供电一段时间。可见为了确保器件正常工作，总线上应该间隔地输出高电平。但是当同一单总线上有多个器件同时操作时会出现供电不足的问题。 单总线器件的另外一个特点是每一个单总线器件都被厂家用激光刻录了一个全世界唯一的序列号，任何单总线器件的序列号都不会重复。这样主控器就可以通过查询器件的序列号选出需要访问的器件。,6.4.1 单总线的基本原理,图6-14 单总线芯片的供电原理,6.4.2 单总线的数据传输格式,1.单总线通信信号类型 在数据传输过程中，每个单总线芯片有唯一的地址，主控器一旦选中某个芯片，就会保持通信连接直到复位，其他器件则全部脱离总线，在下次复位之前不参与任何通信。 单总线通信定义了如下几种信号：复位脉冲、应答脉冲、写0、写1、读0以及读1，除了应答脉冲以外，所有的信号都由主机发出同步信号，并且发送所有的命令和数据都是字节的低位在前。单总线通信协议中不同类型的信号都采用一种类似于脉宽调制的波形表示，逻辑“0”用较长的低电平持续周期，逻辑“1”用较长的高电平表示。,6.4.2 单总线的数据传输格式,2.单总线通信时序 在单总线通信中引入了时隙的概念，当主控器向从设备输出数据时产生写时隙，当主控器向从设备读数据时产生读时隙，每个时隙内总线只能传输一位数据。读写时隙都以主控器驱动数据线为低电平开始，数据线的下降沿使从设备触发内部的延迟电路，使之与主机同步。 写时隙包括写0和写1，主控器分别采用写0时隙和写1时隙向从设备写入0和1。写时隙至少需要60ms，并且在两次独立的写时隙之间至少需要1ms的恢复时间。产生写1时隙的方式：主控器在拉低总线后，接着必须在15ms之内释放总线，由上拉电阻将总线拉至高电平；产生写0时隙的方式为：在主机拉低总线后，只需在整个时隙期间保持低电平（至少60ms）。在写时隙开始后的15ms60ms期间，从设备采样总线电平状态，如果采样值为高电平则逻辑1被写入该器件，否则写入逻辑0。,6.4.2 单总线的数据传输格式,图6-15 单总线中写时隙时序图,6.4.2 单总线的数据传输格式,图6-15给出了写时隙的数据信号波形。粗实线代表主控器拉低总线，虚线代表上拉电阻将总线拉高。 单总线从设备在主控器发出读时隙时，才向主机传输数据。所以在主机发出读数据命令后，必须马上产生读时隙。读时隙至少需要60ms，在两次独立的读时隙之间至少需要1ms的恢复时间。每个读时隙都由主控器发起，至少拉低总线1ms。在主控器发起读时隙之后，从设备才开始在总线上发送0或者1。若从设备发送1则保持总线为高电平；反之则拉低总线。从设备发出的数据在起始时隙之后，保持有效时间15ms，因此主控器在读时隙期间必须释放总线，并且在时隙起始后的15ms之内采样总线状态。,6.4.2 单总线的数据传输格式,图6-16所示为读时隙的数据信号图，粗实线代表主控器拉低总线，细实线代表从设备拉低总线，虚线代表上拉电阻将总线拉高。,图6-16 单总线中读时隙时序图,6.4.2 单总线的数据传输格式,单总线上的所有通信都是以初始化序列开始，初始化序列包括主机发出的复位脉冲以及从机的应答脉冲，如图6-17所示。,图6-17 复位脉冲与应答脉冲,6.4.2 单总线的数据传输格式,图6-17中，粗实线代表主控器拉低总线，细实线代表从机拉低总线，虚线代表上拉电阻将总线拉高。主控器发送的复位脉冲是一个480960的低电平，然后释放总线，上拉电阻将总线拉高约1560，接着主控器开始检测I/O引脚上的下降沿以监视在线脉冲的到来。主控器的这种监听状态持续至少480。 从设备接受到主控器的复位脉冲，在主控器释放总线后再等待1560之后向总线发出应答脉冲，表示从设备已准备好。应答脉冲是一个60240的低电平信号，它由从机强迫将总线拉低。复位脉冲是主设备以广播形式发出的，因此总线上所有从设备都同时发出应答脉冲。一旦检测到应答脉冲，主控器就认为总线上已经连接了设备，接着主设备将发送有关的功能命令。如果主设备未能检测到应答脉冲，则认为总线上没有挂接从设备。,6.5 串行A/D和D/A转换接口,6.5.1 8位串行A/D转换器TLC0834 6.5.2 12位串行A/D转换器MAX1247 6.5.3 8位串行D/A转换器TLC5620C 6.5.4 12位串行D/A转换器MAX531,6.5.1 8位串行A/D转换器TLC0834,TLC083X系列8位串行控制模数转换器，是美国德州仪器公司推出的A/ D转换器。TLC083X系列包括TLC0831 , TLC0832,TLC0834和TLC0838等品种。它们分别是单通道，双通道，四通道和八通道的A/ D转换器。 本节以TLC0834为例，说明其工作原理以及和MCS-51的接法。,6.5.1 8位串行A/D转换器TLC0834,主要技术特点 TLC0834是8位逐次逼近模数转换器，使用单电源工作，输入模拟 信号范围是0-5V。 模拟量输入可用软件设置成四通道单输入或二通道差动输入。 A/D转换后的数据用串行方式输出，只需使用三个端口就可接收转 换数据。 输入和输出电平与CMOS , TTL电平兼容。 在250 KHz时钟频率时，转换时间为32S，比ADC0809的转换速度 快3倍。,6.5.1 8位串行A/D转换器TLC0834,TCL0834引脚示意图,6.5.1 8位串行A/D转换器TLC0834,TCL0834引脚功能表,6.5.1 8位串行A/D转换器TLC0834,注：因为DO和DI分时工作且相互隔离，故可合用一个微 处理器的端口，所以与MCS-51系列单片机联接时只 需三个I/0端口，即#CS ,CLK和DO-DI。,6.5.1 8位串行A/D转换器TLC0834,TLC0834工作时，模拟通道的选择及单端输入和差分输入的选择，都取决于时序中的配置位。,6.5.1 8位串行A/D转换器TLC0834,TLC0834工作原理,TLC0834由5位移位寄存器、模拟多路器、SAR比较器、电阻梯级网络和逻辑控制器组成。5位移位寄存器由片选信号(#CS)、数据输入信号(DI)和时钟信号(CLK)控制，输出单端或差分方式控制字和通道号到模拟多路器，经SAR比较器逐位转换成代码，并通过数据输出端(DO)逐位输出代码。,6.5.1 8位串行A/D转换器TLC0834,TLC0834的工作时序图,6.5.1 8位串行A/D转换器TLC0834,TLC0834与MCS-51联接图,6.5.1 8位串行A/D转换器TLC0834,注意：由于MCS-51的P1.2既是输出端又是输入端，必须注意在 读数据前把输出锁存器置“1”，否则容易产生读出错误， 甚至会造成端口损坏。,6.5.2 12位串行A/D转换器MAX1247,MAX1247是美国MAXIM公司推出的一种低功耗、4通道、12位串行模 数转换芯片。该芯片是一种逐次逼近式模数转换芯片，其内部自带与微处理器的串行接口SPI。同时，它还可以在连续转换模式下对外部4通道模拟输入信号进行顺序转换，且单一电源供电(2.7V-5.25 V)。与其他A/D转换器相比，MAX1247具有较低的功耗和丰富的片上资源，且内部结构紧凑，集成度高，工作性能好，非常适用于便携式仪器仪表开发。,6.5.2 12位串行A/D转换器MAX1247,MAX1247的引脚图,6.5.2 12位串行A/D转换器MAX1247,MAX1247引脚功能表,6.5.2 12位串行A/D转换器MAX1247,MAX1247有以下4种工作模式： UNI/BI(单极性转换/双极性转换):在UNI模式下，输入的模拟量 可在0VVREF之间;在BI模式下，输入的模拟量在-VREF/2 VREF/2之间。 FULL POWER:（掉电模式）。,6.5.2 12位串行A/D转换器MAX1247, INTERNAL CLOCK/EXTERNAL CLOCK(内时钟模式/外时钟模式):在外部时钟模式下，通过外部时钟控制数据的移入和移出，同时控制模数转换，因此要求模数转换必须在一定的时间内结束，否则转换结果将会降低，如果外部时钟的频率低于100kHz，最好用内部时钟模式;在内部时钟模式下，MAX1247自动生成转换用时钟，无须单片机生成转换时钟，就可以读入A/ D转换的结果。 SNGLE/DIFFERENTIAL(单极性输入模式/双极性输入模式):在SNGLE模式.由CHO、CH1、CH2、CH3输入端信号分别和COM端口构成4路输入信号;在DIFFERENTIAL模式，CH0/ CH1两输入端间将构成差分输入；CH2/CH3两输入端间将构成差分输入。,6.5.2 12位串行A/D转换器MAX1247,MAX1247工作原理 在启动MAX1247开始进行A/D转换之前，必须先送一个控制字到MAX1247的内部锁存器中，使得MAX1247自动选择其工作模式。 命令控制字的定义格式如下:,6.5.2 12位串行A/D转换器MAX1247,START：当#CS变成低电平后，输入MAX1247的第一个“1，为启动位。 SELO-SEL2：通道模式选择位。 SGL/(/DIF)：当此位为1时，CH0-CH3为4路单极性输入方式，当SEL2、SEL1、SEL0分别为001、101、01 0以及110四种编码时，分别选择CH0、CH1、CH2及CH3进行A/D转换;当此位为0时，选择2路CH0、CH1或CH2、CH3为差分输入方式。 UNI/(/BIP)：当此位为1时，为单极性转换，输入电压在0-VREF之间;当此位为0时，为双极性转换，输入电压在-VREF/ 2VREF/ 2之间。 PDl和PD0：时钟及功率下降模式。当PDl、PD0为00时，全功率下降;为01时满功率下降;为10时内时钟模式;为11时为外时钟模式。,6.5.2 12位串行A/D转换器MAX1247,MAX1247在时钟脉冲的作用下，进行逐次逼近式A/D转换，每24个时钟周期完成一次转换和读出操作。在A/D转换速度要求不是很快时，常选用内部时钟模式。,6.5.2 12位串行A/D转换器MAX1247,常用的内部时钟模式的时序如图,6.5.2 12位串行A/D转换器MAX1247,在MAX1247与51单片机的接口电路中:P1.3定义为转换数据输出端;Pl. 2定义为时钟端;P1.l定义为数据输入端; P1.0定义为片选端。由于单片机与MAX1247的连接采用串行口连接方式，使得扩展12位的A/ D转换器只占用了单片机很少的接口资源。,MAX1247与MCS-51单片机接口,6.5.2 12位串行A/D转换器MAX1247,C51与MAX1247的接口,6.5.3 8位串行D/A转换器TLC5620C,TLC5620C是美国德州仪器TI公司推出的带串行控制的四路8位数/模转换器。该转换器中的每一路均有输入锁存器和DAC锁存器等两级缓冲器
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号