大学计算机电路基础（第二版）-何超-PPT文稿资料课件PPT
收藏
资源目录
压缩包内文档预览：(预览前20页/共58页)
编号：21836145
类型：共享资源
大小：18.58MB
格式：ZIP
上传时间：2019-09-06
上传人：QQ24****1780
认证信息
个人认证
王**（实名认证）
浙江
IP属地：浙江
25
积分
- 关 键 词：
-
大学计算机
电路
基础
第二
何超
ppt
文稿
资料
课件
- 资源描述：
-
大学计算机电路基础（第二版）-何超-PPT文稿资料课件PPT,大学计算机,电路,基础,第二,何超,ppt,文稿,资料,课件
- 内容简介：
-
计算机电路基础(第二版),何超 主 编 中国水利水电出版社,第12章 数字信息采集与处理,12.1 多路转换单元 12.2 D/A转换器 12.3 采样保持和模-数转换单元（A/D） 本章小结,12.4 数据存储单元 12.5 语音芯片及其应用 12.6 可编程逻辑器件 习题12,12.1 多路转换单元,在实时控制和实时数据处理系统中，要求同时测量或控制几路甚至几十路信息。常使用公共的一个A/D、D/A转换电路，这样，就要求设法解决多个回路和A/D、D/A转换器之间的切换问题。通常采用的方法有：多路选择器（从多个输入中选择一个输出）和多路分配器（从多个输出中选择一个来输入信息）。,12.1.1 多路选择器 多路选择器又称数据选择器或多路调制器或多路开关，它在选择控制信号作用下，能从多个输入中选择一个信息送至输出端。 12.1.2 多路分配器 多路分配器，也称数据分配器或多路解调器。,12.1.1 多路选择器 多路选择器又称数据选择器或多路调制器或多路开关，它在选择控制信号作用下，能从多个输入中选择一个信息送至输出端。,输入选择信号控制开关S接通的位置，对应的输入信息被选中送至输出。 当输入选择信号: A1A0=00时，选择D0输出； A1A0= 01时，选择D1输出； A1A0 =10时，选择D2输出; A1A0 =11时，选择D3输出。,多路选择器又称数据选择器或多路调制器或多路开关，它在选择控制信号作用下，能从多个输入中选择一个信息送至输出端。,多路选择器按其电路结构，可以分为由门电路阵列和由集成电路构成的多路选择器两种。按功能可以分为十六选一、八选一（双八选一）、双四选一、42二选一等多路选择器、按输出类型又可分为三态或二态多路选择器。,表12-1为该电路的功能表，表中符号“”表示“0”或“1”电平均可。 多路选择器功能图表.bmp 从表12-1和图12-2可以看出，ST是输出控制信号，A1A0是输入信号选择控制信号。数据 输出Y的逻辑表达式为,图12-2,(1)与或门构成多路选择器 由与或门和非门构成的多路选择器的逻辑图如图12-2所示。,当ST = 0时，若选择输入A1A0 = 00时，Y = D0；A1A0 = 01时，Y =D1；A1A0 = 10时，Y = D2；A1A0 = 11时，Y = D3。当ST = 1时，Y恒为0。,（2）集成电路多路选择器,图12-274151&12-3.bmp,由表12-2可知，当选通输入端S为1时，输入选择信号A2A1A0不起作用，使Y=0和W=1。当S=0时，根据A2A1A0排列组合，输出端Y只输出由A2A1A0选中的某个输入数据，而此时W。这是多路选择器的最常见用法。 由图12-3的接线可以看出，为了实现Z=B+A=AB，将A2、S、D0、D3D7等输入端置0，将D1、D2输入端置1，将输入A、B分别接至输入选择端A1、A0。参照表12-2可以得出： A = 0、B = 0时，Z = Y = D0 =0； A = 0、B = 1时，Z = Y = D1 = 1； A = 1、B = 0时，Z = Y = D2 = 1； A = 1、B = 1时，Z = Y = D3 = 0。 这样，输出Z与输入A、B满足异或逻辑关系。,集成电路多路选择器的用途很广，除了在选择输入信号控制下，从多个输入数据中选择一个作为输出数据的这样一种基本用途外，它还可以设计成数码比较电路及函数发生器。 图12-3给出了利用74151集成电路多路选择器构成的输入变量的异或函数发生器。D0D7为输入数据，A2A1A0为输入数据选择信号，S为输出控制信号，Y和W为输出端且互为反相。 74151的功能表如表12-2所示，表中符号“”表示未任意电平。,12.1.2 多路分配器 多路分配器，也称数据分配器或多路解调器。其功能是：在数据传输过程中，由选择控制信号给出“地址”，将一个输入信息送至多个输出端中的一个。,多路分配器的功能和多路选择器恰好相反，其示意图如图12-4所示。 从图12-4可以看出，有一个输入端D，四个输出端Y3、Y2、Y1、Y0 。当输出选择信号A1A0 = 00时，D接至输出Y0；A1A0 = 01时，D接至输出Y1；A1A0 = 10时，D接至输出Y2；A1A0 = 11时，D接至输出Y3。 同样，分配器按其电路结构可以分为由门电路阵列构成，或由集成电路构成的分配器。按功能可以分为四十六、四十、BCD十进制、三八、双二四分配器等。按输出类型又可分为OC门或非OC门分配器。,（1）1-8路数据分配器。在第10章中讲过74LS138用作三八线译码器，这里我们还可以利用74LS138作为18路多路分配器。 74LS138作为译码器和18路数据分配器二种应用的比较，如表12-3所示。 表12-3.bmp 当74LS138作为1-8路数据分配器时，由允许输入端G2B输入数据D = 1时，所有输出端Y0Y7全部为高电平1，与输出选择信号C、B、A无关。只有当输入数据D = 0时，就由输出选择信号C、B、A 来确定八个输出端中的某一个输出端，将D = 0的信息输出，实现1-8路数据分配器的功能。请注意，这种接法只能将输入为0的数据，分配到8路输出种的一路。 若将输入为1的数据，分配到8路输出中的一路，应用G1作选通信号。,图12-4.bmp,（2）多路信号分时传送。在数据分配中，是把一个数据有选择地传送到多路输出中的某一路去。此外，我们还可以将多路选择器与数据分配器结合起来，实现多路信号的分时传送。多路信号分时传送的示意图如图12-5所示。,由图12-5可以看出，由一条公用的信号线，通过开关S1和S2将八个输入端和八个输出端连起来。开关S1和S2同时动作，开关S1选择八个输入信号中的一个，将选中的一路输入信号送到通过开关S2选中的一个输出端输出。多路信号分时传送电路如图12-6所示。,由图12-6可以看出，74151作为多路选择器，74LS138作为多路分配器，将二块集成电路的输入选择端连接在一起，由外接控制信号来同时选择输入信号和输出通道。 工作原理如下：当CBA =100时，多路选择器74151选中的是输入端D4的输入信号W4，其输出Y=W4（W4可以为0、也可以为1）；同时，作为多路分配器的74LS138，选中输出端Y4输出信号（这时只有Y4输出为0，其余输出为1）。 前面讲过，在图12-6中74LS138只有G2B输入端为0时，其输入控制选择信号CBA才能选择某个输出为0，若G2B输入端为1时，所有输出为1。因此，当控制端CBA=100时，Y = W4 = G2B =0时，才有Y4=0输出；反之W4=1时，74LS138的Y0Y7全部为1。图12-6所示的多路信号分时传送电路的特点是：通过输入选择端C、B、A的控制，可以将分配其74151选中的输入低电平0信号，经过选择器74LS138选中的输出端输出；选择器74LS138对分配器74151选中的输入高电平1信号不能传送。,12.2 D/A转换器,12.2.1 转换器的基本原理 12.2.2 D/A转换器的分类、特点、用途 12.2.3 D/A转换器的应用,12.2.1 转换器的基本原理,1D/A转换器（DAC）的转换特性 D/A转换器的转换特性，是指其输出模拟量与输入数字量之间的转换关系。理想的DAC转换特性应是输出模拟量与输入数字量成正比。即：输出模拟电压u0=KVX或输出模拟电流i0=KiX。其中，KV或Ki为电压或电流转换比例系数；为输入二进制数所代表的十进制数，若输入为n位二进制数，则,2分辨率 DAC电路所能分辨的最小电压（此时输入的数字代码只有最低有效位为1，其余各位是0）与最大输出电压（此时输入数字代码所有各位是1）之比称为分辨率，它是DAC的重要参数之一。例如n位D/A转换器的分辨率为 VLSE/VMAX=1/(2n-1) 其中，VLSE为最小输出电压，VMAX为最大输出电压；n为输入数字量的位数。 由上式可知，分辨率的大小仅决定于输入二进制数字量的位数，因此通常由DAC的位数n来表示分辨率。当输出模拟电压的最大值一定时，DAC输入二进制数字量的位数n越多，VLSE越小，即分辨率能力越高。,3. 输出建立时间 从输入数字信号到输出模拟电压（或电流）到达稳态值所需要的时间，称为输出建立时间。目前单片DAC建立时间最短为1.5s。在不含参考电压源和运放的单片DAC中，可短至0.1s以下。,12.2.2 D/A转换器的分类、特点、用途,图12-7是倒T型电阻网络D/A转换器的原理图。,由图12-7可以看出，此DAC由R、2R两种阻值的电阻构成的倒T型电阻网络、模拟开关、运算放大电器组成。应用运放虚地的概念，可知所有开关Si下端均接地，组成一个特殊的网络，即每个节点处以左的等效电阻均为2R。由上分析可知，从基准器电压VREF输出的总电流是固定的即：I = VREF/R。 电流I每经一个节点，等分为两路输出，流过每一支路2R的电流依次为I/2、I/4、I/8和I/16。当输入数码Di为高电平时，则该支路2R中的电流流入运算放大器的反相输入端，当Di为低电平时，则该支路2R中的电流到地。因此输出电流io1和各支路电流的关系为,由于,iF = io1,所以,当输入为n位数字信号时,图12-8是5G7520中的CMOS模拟开关之一，其中P1、P2和N3组成电平转移电路，使输入信号能与TTL电平兼容。P3、N4和P4组成的反相器是模拟开关N1和N2的驱动电路，N1、N2构成单刀双掷开关。当输入端di为高电平时，P3、N4组成的反相器输出高电平，P4、N5组成的反相器输出低电平，结果使N1截止，N2导通将电流引向运放虚地。反之，当输入端di为低电平时N1导通，N2截止，将电流引向地端。,倒T型电阻网络D/A转换器的特点是：模拟开关Si不管处于何处，流过各支路2R电阻中的电流总是近似恒定值；另外该D/A转换器只采用了R、2R两种阻值的电阻，故在集成芯片中，应用最为广泛，是目前D/A转换器中转换速度最快的一种。 此电路中的电子开关采用CMOS管构成，也有采用双极型（BJT）管的。 国产的5G7520是一种集成D/A转换器，它采用n = 10的倒T型电阻网络和CMOS开关。其原理图类似图12-7。,12.2.3 D/A转换器的应用,图12-9是一个DAC0808D/A转换器八位数字输入、256级模拟输出的测试电路，电路主要由时钟振荡器、2个四位计数器7493、DAC0808和运算放大器7411、示波器组成。 在这个电路中，时钟振荡器产生一个10kHz的时钟脉冲信号（计数脉冲），示波器用于观察DAC0808的模拟电压输出，计数器从0000 0000计数到1111 1111，从而将模拟电压由010V间分成256级，其中每一级的时间宽度为时钟频率的倒数（1/10kHz = 0.1ms），每一级的模拟电压最小变化量（即分辨率）为10V/256。,12.3 采样保持和模-数转换单元（A/D）,12.3.1 采样保持单元 12.3.2 模数转换单元（A/D） 12.3.3 A/D转换器的基本原理 12.3.4 A/D转换器及其应用,12.3.1 采样保持单元,在控制信号作用下，每隔一定时间抽取模拟量的一个样值，这样，可使时间上连续变化的模拟量变为一个时间上断续变化的模拟量，这个过程称为采样。控制信号又称为采样脉冲。采样脉冲的频率fs与输入信号ui的最高频率分量的频率fmax必须满足：fs2fmax。 由于每次采样得到的采样电压转换为相应的数字量都需要一定的时间，所以每次采样结果必须保持到下一个采样脉冲到来的时候，这个过程称为保持。 在实际系统中用到A/D转换器时，若A/D转换器的转换速度比模拟信号高许多倍，则模拟信号可以直接加到A/D转换器；但是，若模拟信号变化比A/D转换器的转换速度快，为了保证转换精度，就要在A/D转换之前加上采样保持电路，使得A/D转换期间保持输入模拟信号不变。,图12-10给出了采样保持电路的原理图和波形图。,（a）电路图；（b）等效电路图；（c）波形图,采样保持电路由输入缓冲放大器A1，输出缓冲放大器A2，保持电容CH和控制开关S组成，两个放大器的增益均为1。当采样保持电路的开关S闭合时，输入放大器（A1）的输出端给电容快速充电，进行采样。然后进入保持工作方式：此时开关S断开，由于运算放大器的输入阻抗很高，所以电容放电而流入A2的电流几乎为0，这样，电容保持充电时的最终电压值，从而保持电路输出端的电压值维持不变。这就是采样保持电路的采样功能和保持功能。,12.3.2 模数转换单元（A/D）,用计算机处理模拟量时，是先对模拟电流或电压进行采样，得到与此电流或电压相对应的离散的模拟信号脉冲序列，然后用模-数转换单元将离散脉冲的电压幅度变为离散的二进制数字序列，这样就完成了模拟量到数字量的转换。把模拟信号转换成数字信号称为A/D转换。实现A/D转换的电路称为模数转换器（ADC），有时又称为编码器。,12.3.3 A/D转换器的基本原理,A/D转换器（ADC）是一种将输入的模拟量转换为数字量的转换器。A/D转换器主要由采样保持电路和数字化编码电路组成。由图12-10可以看出，开关S在采样脉冲控制下重复接通、断开。开关S接通时，输入模拟电压ui(t)对电容C充电，这是采样过程；开关S断开时，电容C上的电压保持不变，这是保持过程；在保持过程中，采样模拟电压经过A/D的数字化编码电路转换成一组n位的二进制数输出。随着开关S不断地接通、断开，就将输入的模拟电压转换成阶梯信号，每一个阶梯电压值都有一个相应的n位的二进制数输出。A/D转换器转换的精度取决于开关S重复接通、断开的次数（即采样脉冲的频率）和编码电路输出的二进制数的位数。采样脉冲频率越高，采样输出的阶梯状模拟电压ui（t）的轮廓线越接近输入模拟电压ui（t）的波形。数字化编码的二进制数位数越多，采样输出的相邻的阶梯状模拟电压的数字化编码的误差越小。 A/D转换器的主要技术指标如下： （1）分辨率（又称转换精度）。是以数字化编码电路输出的二进制代码的位数表示分辨率的大小。位数越多，输出的二进制代码最低位变化时所代表的模拟量的变化量就越小，精度越高，说明数字量化误差越小，转换精度越高。如一个ADC的输入模拟电压的变化范围为05V，输出八位二进制数可以分辨的最小模拟电压为5V28=20mV。 （2）转换频率（又称转换速率）。对一个输入模拟量，从采样开始，到最后输出转换成的二进制数所需的时间，也即开关S的频率。转换频率越高，表示完成一次A/D转换时间越少。显然在实现A/D转换过程中，分辨率越高，ADC电路越复杂，ADC的转换频率越低，这是由ADC内部电路所决定的。,12.3.4 A/D转换器及其应用,1A/D转换器的分类 2A/D转换器的工作原理 3A/D转换器的主要技术参数 4. 常用A/D转换器0809ADC简介 5. A/D转换器的应用,1A/D转换器的分类,A/D转换器按结构来说主要有两种类型：一种是由D/A转换器、计数器及比较器组成，如追踪式A/D转换器和逐次逼近型A/D转换器；另一种式由比较器、积分器及其他逻辑电路所组成，如双积分式A/D转换器及并A/D转换器、串并行A/D转换器等等。按转换的方式来分，有下列几种： 并联比较型 直接型 计数型 反馈比较型 逐次渐近型 A/D转换器 电压时间变换（V-T）型 间接型 电压频率变换（V-F）型,2A/D转换器的工作原理,下面分别介绍几种A/D转换器的工作原理。 （1）计数型A/D转换器。计数器式A/D转换器是由可逆计数器、D/A转换器及比较器组成，其原理框图如图12-11所示。,在图中，可逆计数器的输出经D/A转换后输出的电压Uo与模拟输入的信号Ui进行比较，当Ui Uo时，Uo=1，计数器作加法计数，反之作减法计数。显然，只有当Uo =Ui时计数才会停止。因此，计数器输出的数就是与输入模拟量Ui所对应的数字量。 这种电路的特点是结构简单、价格低廉。但是，由于每输入一个脉冲计数器才加1（或减1），因此要经过一定的时间后才能逼近Ui，速度比较慢。所以，目前应用很少，特别在集成电路中几乎不采用。但其原理是其他A/D转换器的基础。,（2）双积分式A/D转换器。该A/D转换器的基本原理是在规定的时段内对被转换的模拟电压Ui进行积分，然后用同一个积分器对已知的基准电压UREF进行反积分，当积分器输出的电压到零时停止反积分，则反积分所经历的时间与待转换电压的平均值成正比。如果在这段时间里用一计数器对一已知频率的时钟进行计数，则计数器值将成正比于被转换电压，从而出现了模数转换。双积分式A/D转换器电路框图如图12-12所示。 该转换器的工作波形图如图12-13所示，图中以电容C的电量qc表示积分器的积分情况，从0 t1对ui积分，t1到t2对- uREF积分。对电容器C来说，前者是充电，后者是放电，并且充、放电电量相等，即有：,设Ui为ui在0 t1间的平均值 -uREF为常数，故上式为：,（12-1）,（12-2）,（12-3）,式中，T1用计数器中的数表示，即T1=2；T2用对应的数值表示为，则式（12-2）为：,如果取UREF =2V，则= Ui，即计数器所积的数值上等于被转换电压。 图12-13中的虚线表示ui小时的工作情况。由于必须满足T2T1，则要求ui| UREF |。 这种转换器，由于采用平均值，所以消除了干扰和噪声，因而精度高；但速度较慢，它主要用于仪器测量中。常见的3 位、4 位的数字电压表所用的就是这种装置。,（3）逐次逼近式A/D转换器。这种A/D转换器电路如图12-14所示。置数控制逻辑受比较器的输出控制，从高位开始对N位寄存器进行试探性置数，即首先使N位寄存器的最高位Dn-1=1，经D/A转换器后，得到的电压Uc与模拟输入Ux进行比较。若UxUc，则保留这一位；若UxUc，则该位清零。然后再使Dn-2=1，与上次结果一起进入D/A转换器，转换结果与Ux比较重复以上过程，直至Do位再与Ux比较。视比较结果来决定Do是1还是0。,这样经过N次比较后，N位寄存器的状态就是转换后的数字量。这种A/D转换器电路不像追踪式A/D那样一个一个地逼近，而是一开始就置数字最高位为1进行试探。对于N位寄存器只作N次试探就可得出结果，其速度与Ux无关，只决定于寄存器的位数和时钟周期。对N位寄存器，其转换时间为N tcp，tcp为时钟周期，所以，这种A/D转换器的转换速度快。目前广泛应用的0804、0808、0809ADC均属于这种A/D转换器。,（4）并行A/D转换器。为了进一步提高转换速度，人们研制出一种并行比较方法，即各位同时进行比较。它几乎能瞬间完成转换，是所有A/D转换电路中速度最快的一种，一般只有0.1s（而一般八位逐次逼近A/D的转换时间也为100s）。它的缺点是需要的元器件较多。 一种三位的并行A/D转换电路如图12-15所示。用8个电阻构成的分压器对参考电压UREF进行量化，把它分为7个基本量化单位，作为7个电压比较器的基准电压。显然，凡输入模拟电压Ux大于其基准电压时，比较器输出为“1”，其他的则输出为“0”。这样，当送来一拍时钟，就将此比较器的输出锁存到由D触发器构成的寄存器里，并经编码电路编码后输出相应的三位数字量，编码电路按表12-4设计。 由表12-4可以看出，要减少量化误差，就需要减少基本量化单位。,3A/D转换器的主要技术参数,（1）绝对精度（或绝对误差）。它是指某一数字量对应的模拟量理论值与实际输入模拟量值之差。例如，数字量为111。模拟量理论值为UREF，而实际值（13/14）UREF（14/14）UREF。取中间值（13/14）UREF+（14/14）UREF2=（27/28）UREF作为实际值，故其绝对误差为UREF -（27/28）UREF =（1/28）UREF。 （2）转换时间和转换速率。转换时间是指完成一次A/D转换所需的转换时间，而转换速率则是转换时间的倒数。例如，转换时间是100ns，转移速率为10MHz。 其他参数与D/A转换器类似。,4. 常用A/D转换器0809ADC简介,0809ADC单片CMOS A/D转换器的引脚排列如图12-16所示。它是按逐次逼近原理构成的，内部包括梯形电阻网络、开关网络、逐次逼近寄存器、八通道多路模拟开关（由地址锁存器和译码器控制）、比较器、控制逻辑和输出缓冲锁存器（三态）。 其引脚功能如下： （1）（5）、（26）（28）IN0IN7：8个模拟量输入端。 （6）START：启动信号输入端。START=1时，A/D开始转换。 （7）EOC：转换结束信号。当A/D转换结束之后，发出一个正脉冲，表示A/D转换结束。,（8）OUTPUT ENABLE：输出允许信号，也就是片选信号；高有效。此信号被选中时（有效时），才允许从A/D转换器锁存器中读取数字量。 （10）CLOCK：实时时钟，可通过外接RC电路改变时钟频率。 （22）ALE：地址锁存允许，高电平有效。当ALE有效时，允许C、B、A所示的通道被选中，并且该通道的模拟量接入A/D转换器。 （23）（25）ADDA、ADDB、ADDC：通道号端子，C为最高位，A为最低位。 （8）、（14）、（15）、（17）、（18）（21）D7D0：数字量输出端。 （12）、（16）UREF(+)、UREF(-)：参考电压端子。用来提供D/A转换器权电阻的标准电平。在单极输入时，UREF(+) =+5V，UREF(-) = 0V。当模拟量为双极性时，UREF(+)，UREF(-)分别接+、-极性的参考电压。 （11）UCC：电源电压端，+5V。 （13）GND：接地端。,5. A/D转换器的应用,图12-17所示为0809ADC的应用接线图。先将OUTPUT ENABLE接+5V，表示A/D转换器被选中；ALE接+5V，表示允许模拟量输入；参考电平UREF(+)接+5V，U REF(-)接地，表示模拟量为单极性输入，模拟量只有一路IN，所以通道ADDA、ADDB、ADDC全部接地，表示0号通道。时钟信号用一个555多谐振荡器产生；转换结束信号EOC不用，可以悬空，芯片Ucc接+5V，GND接地；启动信号START高有效，接+5V。八位数字量输出分别连接8个发光二极管，以显示A/D转换结果。,输入模拟电压的变化范围为0V5V，输出八位数字的每一位变化，相当于输入电压最大值的1/2=1/256，即51/256=19.5mV。或者说，小于19.5mV的模拟量输入，输出的数字都是0。,12.4 数据存储单元存储器,12.4.1 随机存储器（RAM） 12.4.2 随机存储器RAM容量的扩展 12.4.3 只读存储器,通常把一些数字系统中运算/处理的数据（ 包括中间结果）和代码（如称序、指令等）存储在数据存储单元中。这些数据存储单元通常可以包括寄存器、锁存器、存储器以及硬盘、软磁盘和磁带等外存储器。 存储器是用来存放二进制信息的大规模数字集成电路，具有集成度高，体积小，功耗低，存取速度快，容量大，价格便宜，便于扩充，应用范围广泛等特点，因此它已成为现代电子计算机及各种数字系统中的重要组成部分。 存储器通常按照内部信息的存取方式，可以分为随机存储器（RAM）和只读存储器（ROM）两大类；按照使用的材料可分为双极性半导体（BJT）存储器和MOS存储器；按RAM的刷新方式可分为静态存储器SRAM和动态存储器DRAM；按ROM数据输入方式可分为掩膜ROM，可编程ROMPROM和EPROM以及E2PROM等。,12.4.1 随机存储器（RAM）,随机存取存储器由存储矩阵，地址译码器，片选控制电路，输入/输出（I/O）控制电路和缓冲器等组成。 存储矩阵：是存储器的主体，由成千上万个存储单元组成（具体数值取决于存储器的容量大小）。每个存储单元可存放一位二进制信息。通常将这些存储单元排列成方阵的形式，即若干行和若干列，如32行、32列的存储矩阵，有32行32列1024个存储单元。 地址译码器：存储器中存放的大量二进制信息都非常有顺序地存放在地址所对应的存储矩阵中的存储单元。分解为低位码和高位码，并分别输入行译码器和列译码器，行译码器输出X ,选通阵列的行，列译码器输出Y，再通过输入/输出（I/O）电路选通阵列的列。行列交叉处即为所选单元。,随机存储器RAM可以在任意时刻，对任意选中的存储单元进行二进制信息的存入（写入）或取出（读出）的信息操作，故称为随机存取（读写）存储器。已存入的内容不变，除非重写入，但掉电不受保护。,片选控制电路、输入/输出控制电路和缓冲器：I/O电路负责写入和读出数据的工作，读写控制电路（R/）控制行、列译码器和I/O电路的工作。实际使用时，为了扩充容量，常把多片存储器并联，除片选端外，其他各片的相应功能端并联。用于片选，常与高位码译码输出端相连。图12-19是一个简单的读/写控制电路，当片选信号1时，门D1、D2输出均为零，三态门D3、D4、D5处于高阻态。I/O端与存储器单元隔开。当片选信号0时，该芯片被选通，根据R/电平的决定进行读或写操作。若此时R/0，门D1输出高电平，控制三态门D3、D4打开，加到I/O端的数据以互补的形式出现在内部数据线D、上，完成写操作；门D2输出低电平，三态门D5处于高阻态，不工作。若R/1，门D1输出低电平0，三态门D3、D4处于高阻态，不工作。而门D2输出高电平，三态门D5导通。于是被访问的存储单元所存信息通过D5出现在I/O数据线上执行读操作。存储器只有当片选信号有效（通常是低电平有效）时，即当该片存储器被选中时，才能在输入/输出控制信号（读/写控制信号）的作用下，对某一地址对应的存储单元进行读写操作。而输入/输出缓冲器用于传送信息，缓冲器采用三态结构，以实现双向传送。为输出允许端，当和均无效时（同时为“1”），缓冲器呈高阻输出态，该片与系统数据总线完全隔离。D1和D0是数据输入端和输出端。,随机存储器根据存储单元的电路结构和工作原理不同，分成静态RAM和动态RAM两种： 静态RAM存储单元。静态RAM存储单元由静态MOS电路或双极型（TTL,ECL）电路组成，MOS型RAM存储容量大，功耗低，而双极型RAM存取速度快。下面以静态六管MOS存储电路（见图12-20）为例，说明其工作原理。V1，V2为控制管，V3，V4为负载管。V1和V3、V2和V4分别构成两个反相器，这两个反相器首尾交叉相接，构成一个基本RS触发器，作为存储信号的单元。电路具有两种稳定状态：Q1（0）和Q0（1）。图中还画出了该单元所在列的控制门V7和V8，它控制该列所有单元的位线与D、的通断。 若要对本单元写入数据，例如D1（0），必须使本单元的行线和列线都为“1”，即XiYi1时V5、V6、V7、V8都导通，数据D 1（0）就被送入到Q和，使Q 1（ 0）结果V3和V2导通，V1和V4截止，并保持Q1， 0的稳定状态，信息“1”写入。读出时，也要使XiYi1，选中此单元，原写入的Q1（0）分别经V5、V6、V7、V8输出到D，端。读出后，此单元内的数据不丢失。,当D 0（1）时，“写入”的过程可仿上讨论；若已有Q 0（1）也可仿上讨论，读出的过程。 注意，失电后，相应存储单元VDD失电，则Q、上的0、1信息消失；再次通电后，Q、的状态不定，需重新写入。,图12-20 六管CMOS静态存储单元,静态RAM的一个实例是Intel 2114，双列直插18脚，存储容量为1K4位。电源电压为5V，存储时间为450ns，功耗为690mW，每个芯片上有1024个存储单元（210），故有10根地址线：A0A9，可存储4位数据。这样，芯片上共有4096个存储单元，排成6464矩阵。其结构图和逻辑符号如图12-21所示。动态RAM存储单元。是利用MOS栅极电容电路存储效应来存储信息，考虑电容器上的电荷将不可避免地因漏电等因素而损失，为保护原存储信息不变，不间断地对存储信息的电容定时地进行充电（也称刷新）。动态RAM只有在读写操作时才消耗功率，因此功耗极低，非常适宜制成超大规模集成电路。 图12-22为三管MOS动态RAM存储电路。其工作原理如下：首先预充电，在V4栅极上加预充脉冲时V4导通。给输出线产生电容CD充电，其两端电压为VDD。下面讨论“读操作”，当读选择线为高电平“1”时，“读数据”启动，V3导通，此时，如果V2的栅极电容（V2分布电容）存有电荷，则V2栅极为高电平“1”，V2导通，则CD通过V3，V2放电。其两端电压降为零。于是经反相后，数据输出线读出Cg存储的信息“1”。如果Cg上原有存储信息为“0”（即未充电），则V2截止。CD上有电压VDD，读数据线电平为“1”，反相后，输出为“0”，读出Cg上存储的信息“0”。,图12-21 Intel 2114 电路结构图、逻辑符号图和外部引脚图 （a）电路结构图；（b）逻辑符号图；（c）外部引脚图,现在讨论写操作，当写数据线上电平为“1”，且写选择线电平也为“1”时，V1导通并给Cg充电，在V2的栅极上写入数据“1”。若写选择电平为“1”，写数据线数据为0，在Cg未充电，记入数据“0”。 显然，写数据线电平受刷新控制，只有当刷新控制允许时，才能给Cg充电刷新。,图12-22 三管MOS动态RAM存储电路,12.4.2 随机存储器RAM容量的扩展,一片存储器的容量有限，所以在字数与位数不够时，需要将若干个存储器芯片组合到一起，接成一个容量更大的RAM。 （1）位扩展方式位并联。连接方法是将各片的地址输入端，读/写线（R/），片选端分别并联，各片的数据线独立，成为各个位线。,【例12-1】 试用两片2114接成一个10248位的RAM。 【解】 按位并联方法作如图12-23连接（2114的片选端记作）。 （2）字扩展方式。连接方法是：让地位地址作为各片RAM的公共地址，而高位地址经过外加译码器，控制各片RAM轮流被选中工作。也可不用译码器，用高位地址输入代码的不用状态分别去控制各片的。使高位代码的每一种取值下仅有一片被选中，这仅适用于小倍数扩展的情况。,【例12-2】试用四片2K8RAM芯片构成8K8存储器。 【解】 连接如图12-24，图中D0D7(亦可写成I/01I/O8)为信号输入输出端口。,图12-23 2114位扩展实例,图12-24 2K8RAM字扩展为8K8RAM,12.4.3 只读存储器,只读存储器ROM不能轻易地写入（或更改原有）信息，因而可断电保持，只能进行读出操作。 只读存储器ROM按写入数据的方法可以分成以下几类： （1）内容固定的只读存储器（ROM）。生产厂家利用掩膜技术，根据用户所提供的存储内容或要求使之制作在存储矩阵或门阵列上，其内容是固定的，无法再更改，其优点是集成度高和可靠性高成本低，适于大批量生产，缺点是适用范围不广，多用于在计算机中存放固定程序，如监控程序，系统程序，汇编程序，表格，常数等。 （2）可一次编程的只读存储器（PROM）。可一次编程的只读存储器，出厂时它的存储内容应该全为“1”（熔丝式）或全为“0”（短路式）。用户可根据自己的需要采用专门技术或设备对其进行一次性永远不可恢复的写入，一旦写入完成，其内容也就固定了，只能读出。 （3）可编程只读存储器（EPROM）。EPROM可以根据要求写入信息，进而长期使用，也可将其内容全部擦去重新写入新的内容，实现多次编程。通常利用紫外线照射的方法需1020min，将EPROM的内容全部擦去。用专用的设备将数据再次写入。还有用电擦除方法的，称为EEPROM。只需数十毫秒以上。,图12-25表示的是一个有四个存储单元的ROM结构示意图。四个四位存储单元，只需二位二进制数就可代表，所以只需一个二四地址译码器即可，A1A000，选中W0存储单元，输出信息为D0；A1A001，选中W1存储单元，输出信息为D1；A1A010，选中W2存储单元，输出信息为D2；A1A011，选中W3存储单元，输出信息为D3。,输出缓冲器的作用是：一方面可以提高存储器带负能力，第二方面是实现对输出状态的三态控制。当 1时，输出端是高阻态。 存储矩阵实际上是一个编译器，它由一组“或门”组成。当W0、W1、W2、W3任何一根线上给出高电平信号时，都将在D3、D2、D1、D0四根输出线上给出一组四位二进制代码。通常将每一组代码叫一个“字”（word），W0、W1、W2、W3叫字线，而D3、D2、D1、D0叫做“位线”，位数据线。每条字线或位线交叉处，都是一个存储单元，所以存储矩阵实际上是16个存储单元。在集成电路中，每个存储单元为“1”处，均在字线与位线之间接出一个导通的二极管或MOS管，存储单元为“0”处什么元件也没有。通常记存储矩阵容量为“字数位数”，图12-25中存储矩阵的容量为44。,12.5 语音芯片及其应用,12.5.1 语音芯片的分类、特点、用途 12.5.2 语音芯片的应用,12.5.1 语音芯片的分类、特点、用途,语音芯片是语音合成芯片的简称，是数字技术发展的结晶。人们只要利用大规模集成电路再配置少部分外围电路和分立元件，就可构成语音系统。 语音芯片合成系统由微处理器、高级语音合成器、只读存储器（ROM）、随机存取存储器（RAM）及输入输出电路等组成。 语音芯片的分类通常有两种，一种是按语音合成（录制/放声）的方式分类，如数字脉冲编码调制方式（PCM方式），线性预测编码方式（PAPCOR，LSP）规则合成方式。另一种是按语音芯片使用的存储器来划分：分为SRAM型（包括EPROM、ROM等）及DRAM型两类。另外有些语音芯片本身带有微处理器，即CPU加语音合成芯片结构。 语音芯片的应用范围很广，小到玩具等日常用品，大到银行、通信领域，如语音电子表、学习机、英语博士、语音词典及检测与控制领域的温度压力等物理测量的语音发声部件，公共汽车的语音报站，电话自动查号系统等等。,12.5.2 语音芯片的应用,下面介绍语音芯片TSP5220C在数字钟语音报时中的应用，其逻辑图如图12-26所示。,图12-26 TSP5220语音芯片集成电路逻辑图,TSP5220为28脚双列直插式DIP集成器件，其引脚按用途分为四大类。,1. 电源与时钟电路接口类 引脚4为VDD，5V电源输入端； 引脚5为VSS，5V电源输入端； 引脚11为VREF，接地端； 引脚6为OSC振荡器输入端。,2. CPU接口类 引脚1、12、13、14、19、22、24、26为D0D7数据总线（双向）（注：D0为最高有效位，D7为 最低有效位）。,3. 与专用存储器接口类 引脚2、21、23、25为ADD1、ADD2、ADD4、ADD8/DATA供给专用存储器的四根地址输出端。ADD8既是四根地线的高位，又是串行数据输入时的输入端，双功能分时复用。 引脚15，16为M0，M1，读操作时的专用的存储器的命令位0，1输出端。 当M01时，读专用存储器中的数据给TSP5220。 当M11时，将ADD1、ADD2、ADD4、ADD8上的四位数据写入到专用存储器的地址输出端寄存器中，专用寄存器接受一次四位数据后，则左移四位，以接收下面的数据，形成规定位数的寻址地址。,4. 其他功能接口类 引脚20为TEST，用作内部测试的输入端； 引脚10为PROMOUT，用作内部测试的输出端； 引脚7为T11同步信号输出端； 引脚9为I/O串行数据输出端； 引脚8为SPEAKER，音频信号输出端（电流在01.5mA）； 引脚28为 ，读选通信号输入端，用于CPU读取TSP5220内部数据； 引脚27为 ，写选通信号输入端，用于CPU写命令和数据； 引脚17 为中断请求信号输出端； 引脚18为READY 准备就绪输出端； 引脚3为ROMCLK，供给专用存储器的时钟输出端。,图12-27 TSP5220语音报时电路,图12-27为TSP5220语音报时电路，其中EPROM作为报时系统的语音库，包括：09、拾、点、分、秒、整等三十多个单字或词的语音数据。 TSP5220属于“慢速”芯片，有比较严格的时序要求,一般采用8031单片几软件的方法模拟出 ， 信号，即P3.2，P3.5，P3.4，分别与 ， ，READY 相连。P1.0P1.7端分别与D7D0端相连（注意D7为最低位）。 由于TSP5220器件要求输入逻辑高电平“1”的电平大于4.4V，而且器件内的正偏流电阻又是不匹配的，因此在器件的输入端各接一个10k的偏流电阻。 语音芯片的品种和种类很多而且各具特点，如T6668是一种内部功能很强的高级语音芯片，特别适合于录音/声音再生功能的语音处理系统。,12.6 可编程逻辑器件,12.6.1 可编程逻辑器件的特点 12.6.2 PLD逻辑电路图的画法 12.6.3 PLD器件的基本结构 12.6.4 高密度可编程逻辑器件 12.6.5 PLD的编程,传统逻辑器件的功能是固定的，所以也称为定制器件。采用定制器件设计逻辑电路系统有很多缺点：一是当用很多简单的定制逻辑器件构成逻辑电路板时，集成度很低；二是由于定制器件的功能是固定的，所以在改进和调试新的系统的过程中必须修改印制板，从而使研制周期很长；第三，电路系统的可靠性和可维护性很差。针对定制器件的局限性，人们研制了一种可编程逻辑器件PLD。 可编程逻辑器件（Programmable Logic Devices，PLD）是20世纪70年代发展起来的一种新型逻辑器件。实际上，它主要是一种“与或”两级结构逻辑器件，用户可以自行设计其逻辑功能。 最早制成的PLD器件是可编程只读存储器(PROM)，其后不断推出的新产品有：可编程逻辑阵列(Programmable Logic Array，PLA)、可编程阵列逻辑（Programmable Array Logic，PAL）、通用阵列逻辑（Generic Array Logic，GAL）、可编程门阵列（Programmable Gate Array，PGA）等。,12.6.1 可编程逻辑器件的特点,在系统设计中采用PLD器件具有以下优点。,1功能集成度高 PLD器件比中小规模集成芯片具有更高的功能集成度，这使它成为降低成本和减少体积的理想设计工具。一般来说，一片PLD器件可替代420个中小规模集成芯片。,2加快系统设计 PLD器件由用户来定义各种功能，因而能最有效地利用芯片和减少芯片数量，大大简化布线过程。,3设计灵活 系统设计通常是一个反反复复的过程，它从问题定义开始，然后经过计算、仿真、修改、测试和求精等一系列步骤，并且这一过程一般来说并非一次就能完成。由于PLD器件的可编程性及可擦除性，为设计带来了许多灵活性。,4可靠性高 芯片、印刷板数量的减少，系统的体积减小，芯片内部连线变短，干扰源减少，布线简单。,5费用降低 所用器件少，系统规模小，器件的测试及装配工作量大大减少，避免了修改逻辑带来的重新设计和生产等一系列问题，所以有效地降低了系统的成本。,12.6.2 PLD逻辑电路图的画法,对PLD器件来说，传统的画法极不方便，本节介绍一种PLD器件的逻辑表示法。,图12-28表示PLD的典型输入缓冲器，它的两个输出是其输入的原码和反码,图12-29给出“与”门的两种表示方法：传统表示法和PLD表示法。传统表示法中的“与”门的三个输入A、B、C，在PLD表示中称为三个输入项；而多输入“与”门的输出D称为“积项”,图12-30 PLD的三种连接方式,图12-30给出PLD的三种连接方式：实点连接表示硬件连接，硬件连接是不可编程的，亦即固定连接；“”连接表示可编程互连。交叉点处的“”表示这个连接是未经改动的；交叉点处无“”和实点，表示无任何连接，称断开连接。,图12-31列出“与”门的三种省缺情况。输出D的“与”门连至全部入项，所以D的等式是：,结果表明：一个给定输入缓冲的原码和反码输出都连至一个积项上，将使该积项总为“0”。,输出E表示各个输入缓冲全部连接的简化记号。由于所给的逻辑变换图通常都不带有任何表示未经改动的连接，所以简单地在“与”门内画出“”来表示“全积项”连接要简单得多。当然这个“全积项”将总是逻辑“0”。与此相反，输出F没有任何输入项连至它的积项，故该积项总是“悬空”的，永远输出逻辑“1”。,12.6.3 PLD器件的基本结构,1可编程只读存储器PROM 2可编程逻辑阵列PLA 3可编程逻辑阵列PAL 4通用阵列逻辑GAL,1可编程只读存储器PROM,最早的PLD器件出现在20世纪70年代初，称为可编程只读存储器PROM。PROM器件从物理结构上主要分为两类：一类是双极型结构的，另一类是MOS结构的。一般双极型结构的PROM器件只能进行一次编程，其中又分为熔丝可编程和结破坏可编程两种。MOS型结构的PROM器件是可重复擦除和可重复编程的，其中又分为紫外线可擦除和电可擦除两种。,图12-32表示PROM的基本结构，它由固定的“与”阵列和可编程的
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号