Intel微机原理第9章(8086硬件规范)-1.ppt

第九章 8086/8088硬件规范,9-1 8086引脚及其功能 9-2 时钟发生器 9-3 总线缓冲器和锁存器 9-4 总线时序 9-5 READY和等待状态 9-6 最小模式和最大模式,9-1 8086 PIN-OUT AND PIN FUNCTION 引脚及其功能,40引脚的双列直插封装（dual in_line packages-DIPs) 四类引脚 地址总线:20位地址线 数据总线:16位数据线 控制总线:读/写/. 其他:电源/时钟/.,8086 DC Characteristics,Power supply : +5.0V 10%,360ma Input Characteristics: Logic Level Voltage Current 0 0.8 V max. 10A max. 1 2.0 V min. 10A max. Output Characteristics: Logic Level Voltage Current 0 0.45 V max. 10A max. 1 2.4 V min. 10A max. Noise Immunity (抗干扰性) is the difference between the logic 0 output voltage and the logic 0 input voltage levels. Fan-out (扇出) : loads capacity,8086CPU PIN-OUTS,数据/地址引脚,AD15AD0 数据/地址复用,地址需锁存(T1,ALE=1 地址, ALE=0 数据) 20位内存地址的低16位 16位I/O地址 A19A16/S6S3 地址/状态复用 20位内存地址的高4位/运行状态,MN/MX(MiNimum/MaXimum) 输入,+5V/GND 最小/最大模式 RESET 输入,4个周期高电平有效 复位 RD (ReaD) 输出,低电平有效 读选通 INTR (INTerrupt Request) 输入,高电平有效 可屏蔽中断请求 TEST 输入,低电平有效 决定WAIT指令的操作,控制信号1(与模式无关), READY 输入,高电平有效 准备好 NMI(Non Maskable Interrupt) 输入,低到高的上升沿触发 非屏蔽中断申请 CLK(CLocK) 输入,占空比30% 基本定时信号 Vcc (Voltage) 电源输入,+5V10% GND(GrouND) 接地,控制信号2(与模式选择有关) WR(Write) 输出,低电平有效 MN：当前进行写操作 MX：LOCK，锁定总线控制权 BHE/S7(Bus High Enable/Status)-8086 输出，低电平有效 高8位数据有效（8086） SS0(Status)-8088 MN：输出，与M/IO和DT/R组合表示状态 MX：恒为高电平,BHE/S7 Details,BHE/S7 A0 operation related pin 0 0 operate a word from even address AD15AD0 0 1 operate a byte from odd address AD15AD8 1 0 operate a byte from even address AD7AD0 1 1 no operation, IO/M(Input and Output/Memory)-8088 M/IO(Memory/Input and Output)-8086 输出，低电平有效 MN：总线上的数据是存储器地址或I/O端口地址 MX：S2与S0、S1组合表示状态 INTA(INTerrupt Acknowledge) 输出，低电平有效 MN：中断响应 MX：QS1与QS0组合表示状态, ALE(Address Latch Enable) 输出，高电平有效 MN：=1，当前地址/数据总线上为地址信息 =0，当前地址/数据总线上为数据信息 MX：QS0与QS1组合表示状态 DT/R(Data Transmit/Receive) 输出 MN：=1，进行数据发送 =0，进行数据接收 MX：S1与S0、S2组合表示状态, DEN(Data Enable) 输出，低电平有效 MN：数据总线有效 MX：S0与S1、S2组合表示状态 HOLD(HOLD request) 输入，高电平有效 MN：申请和占用总线控制权 MX：RQ/GT0，双向 其它协处理器和DMA等的总线请求与回答, HLDA(HoLD Acknowledge) 输出，高电平有效 MN：响应总线请求 MX：RQ/GT1，双向 其它协处理器和DMA等的总线请求与回答,中断时序 握手信号：设备发出INTR 周期1：发出INTA，通知中断请求设备 三个T1：空闲状态 周期2：发出INTA，获取中断类型码（AD0AD7） 三个写周期：FLAGS、CS、IP进栈 二个读周期：从中断向量表读取中断处理程序入口地址,控制引脚 (最大模式) （p311),1、QS1、QS0 指令队列状态信号输出 0 0 无操作 0 1 从指令队列中的第一个字节取走代码 1 0 队列为空 1 1 除第一个字节外，还取走了后续字节中的代码 2、 S2、S1、S0 总线周期状态输出信号 0 0 0 发中断响应信号 0 0 1 读I/O端口 0 1 0 写I/O端口 0 1 1 暂停 1 0 0 取指令 1 0 1 读内存 1 1 0 写内存 1 1 1 无源状态,8088与8086的差异,9-2 时钟发生器,基于8086/8088系统的计算机使用8284A时钟产生器及附加电路，产生各种时钟同步信号，实现系统的同步： 时钟信号CLK(5MHz) RESET同步信号 READY同步信号 TTL电平外围设备时钟信号PCLK(2.5MHz),8284A时钟电路,说明,X1，X2 连接晶体震荡器的两端 OSC 震荡器输出 EFI 外接频率输入 F/C外接频率/晶震选择 晶震电路输出（15MHZ）或外接频率经3同步电路产生用于8088/8086系统的CLK（5MHZ） 又经2同步电路产生用于外围设备的PCLK （2.5MHZ),9-3 总线缓冲器和锁存器,The Address and Data bus are multiplexed (shared) due to pin limitations on the 8086. The ALE pin controls a set of latches. All signals must be buffered. Latches buffer for A0-A15. Control and A16-A19 + BHE are buffered separately. Data bus buffers must be bi-directional buffers . BHE : Selects the high-order memory bank.,BUS Buffering and Latching,A full buffered 8086 microprocessor figure see p 318 fig. 9-8 here Latches: 74LS373, 8282 Buffers : 74LS244 Bi-direction Buffer : 74LS245, 8286,9-4 Bus Timing 总线时序,8086/8088CPU访问存储器和IO的周期称为 总线周期 (bus cycle),每个总线周期由4个系统 时钟周期 组成（T1，T2，T3，T4状态）。 如果时钟频率为5MHZ，则8088/8086的总线周 期为41/5Mhz=800ns，即CPU读写存储器或 IO每秒1.25百万次（由于内部指令队列， 8088/8086执行指令速度达2.5MIPS),读时序 (T1,T2,T3,T4),读总线时序,说明,写时序,9-5 READY和等待状态,An input to the 8086 that causes wait states for slower memory and I/O components. A wait state (Tw) is an extra clock period inserted between T2 and T3 to lengthen the bus cycle.,READY时序,9-6 最小模式和最大模式,8088/8086CPU可以工作在MIN/MAX MODE，由MN/MX引脚电平决定 最小模式工作在单处理器方式，M/IO，RD，WR 等控制信号由CPU直接产生，总线驱动能力不强。 最大模式工作在多处理器和协处理器方式，由总线控制器8288产生存储器和IO的读写控制信号MRDC，MWTC，IORC，IOWC，因此总线驱动能力较强。,8086最小模式系统, MN/MX接+5V 8284作为时钟发生电路 3片8282/8283作为地址锁存电路 2片8286/8287作为总线驱动电路,最小工作模式下系统构成 系统构成的典型配置,8086最大模式系统,最大工作模式下的系统构成 系统构成的典型配置 MN/MX接地 8284作为时钟发生电路 3片8282/8283作为地址锁存电路 2片8286/8287作为总线驱动电路 8288协调2个或多个处理器对总线的共享 8259管理较多设备时的处理优先次序,8288总线控制器,总线控制器8288 提供最大模式时从8086/8088中去掉的信号，如ALE、DEN、WR等。 主要信号和功能： S0、S1、S2：状态输入，译码产生系统定时信号 INTA：中断响应 IORC：读I/O IOWC、AIOWC：写I/O和超前写I/O MRDC：读存储器 MWTC、AMWC：写存储器和超前写存储器 CEN：控制允许,AEN：地址允许 DEN：数据有效 CLK：时钟 DT/R：数据发送/接收 ALE：地址有效 IOB：=0，I/O总线模式。=1，系统总线模式 MCE/PDEN：主控级联/外设数据输出,8282地址锁存器,地址锁存器8282 锁存20位地址/数据和BHE/S7的复用双向信号 主要信号功能: DI0DI7：8282的数据输入 DO0DO7：8282的数据输出 OE：=0，DO0DO7有效。=1，DO0DO7高阻态。 STB：选通，将数据打入锁存器,