河北大学1队-_第1页
河北大学1队-_第2页
河北大学1队-_第3页
河北大学1队-_第4页
河北大学1队-_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

河北大学一队 吴建 李明浩 张宏伟 潘银 指导老师：伊开 宋鑫,“龙芯杯”第三届计算机系统能力培养大赛,Part 1 CPU设计 CPU整体设计 Cache设计 Part 2 优化尝试 更改乘除法 分布式Cache 七级流水线 Part 3 决赛展示 数码管滚动 8x8点阵,“龙芯杯”第三届计算机系统能力培养大赛,Cache设计,xxx,数据通路图,xxx,Cache,（1）指令Cache和数据Cache分开实现 （2）两路组相连Cache单路大小为4K （3）Cache填充时单次读取16字，取到需要指令，直接读出不用等填充完。 （4）Cache通过SRAM接口与CPU进行数据交换，通过加状态机与AXI接口进行数据访问,2,分布式Cache,七级流水线,更改乘除法,提升初始的频率50MHZ后，WNS为负数，当查看最长路径后，发现最长路径与乘法相关，所以决定将乘法IP核更改为多周期工作，同时为了减少暂停周期，将乘法、除法工作周期适当降低。经过几天的平衡，找到频率最高，且分数最高的乘除法工作周期数，最后设定乘法工作5周期，无符号除法工作15周期，有符号除法工作17周期,无符号除法周期,有符号除法周期,乘法周期,最高频率83MHz,分布式Cache,初赛提交的五级流水线，调用块存储生成IP核（Block Memory Generator） 在初赛优化时改为分布式存储生成IP核（Distributed Memory Generator）块,改后最高频率为75MHz，80MHz最长路径为数据Cache路径,改后指令Cache,改后数据Cache,七级流水线,改后最高频率为105MMHz 最高成绩45.9分,3,8x8点阵,数码管滚动,数码管滚动显示HUB 将C语言程序编译成coe文件，加载到CPU中，并且实现了数码管和8x8点阵的接口，从而实现驱动数码管和LED点阵,8x8点阵,8x8点阵显示“HBU河北大学”，并且能用多副图片显示动画,明白了经典五级流水线 了解Cache和TLB的原理 了解了怎么引导操作系统 了解了怎么驱动显示屏,基础知识储备不足 没有深入的钻研 在新增TLB时，遇到了bug 驱动显示屏时
人人文库> 全部分类> 毕业设计 > 答辩PPT

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论