北京航空航天大学2队

,计算机系统能力培养大赛（龙芯杯） 决赛展示,01,02,03,CPU流水线设计,优化尝试顺序双发射,系统与外设移植,CONTENTS,目 录,01,CPU流水线设计,CPU流水线设计,优化尝试顺序双发射,系统与外设移植,1 整体设计,单发射静态五级流水线 自主设计的乘除模块 二路组相联Cache TLB实现的MMU,IPC比值：LS132的24.932倍 最高频率：100MHz 性能得分：49.924,CPU流水线设计,优化尝试顺序双发射,系统与外设移植,1 整体设计,CPU流水线设计,优化尝试顺序双发射,系统与外设移植,2 流水级优点,两段式译码 模块化设计 流水线均衡 降低Decode，Mem级时延 全速转发以减少不必要的指令暂停 自实现乘法模块，以及高效率除法模块 TLB类指令与异常中断支持,CPU流水线设计,系统软件移植与开发,2 流水级概览,优化尝试顺序双发射,CPU流水线设计,系统软件移植与开发,3 乘除法器的实现,乘法器使用移位加法，固定4周期出结果,优化尝试顺序双发射,CPU流水线设计,系统软件移植与开发,3 乘除法器的实现,除法器采用优化的SRT算法实现，采用了超前移位技术 3至16周期出结果 （朴素除法器需32 周期产生结果）,优化尝试顺序双发射,CPU流水线设计,系统软件移植与开发,3 Cache设计,二路组相联 8KB ICache，8KB DCache Wrap Burst传输，优先传输 尽量不阻塞流水线,ICache,优化尝试顺序双发射,CPU流水线设计,系统软件移植与开发,4 Cache优化,初赛版本频率82MHz 调整路径，并用bram读取tag和v位，减少扇出 不加入MMU时，频率可达110MHz，提升34%主频,优化尝试顺序双发射,02,优化尝试顺序双发射,系统软件移植与开发,1 双发射的提出,单发射IPC自身存在瓶颈 双发射可以提升指令吞吐量,CPU流水线设计,优化尝试顺序双发射,系统软件移植与开发,2 双发射的难点,跳转指令与延迟槽的处理 转发与暂停的控制,CPU流水线设计,优化尝试顺序双发射,双发射Cache支持 异常与中断的处理,系统软件移植与开发,3 双发射的数据,CPU流水线设计,优化尝试顺序双发射,系统软件移植与开发,4 双发射的结果,IPC为单发射的1.2倍 频率仅为单发射的1/2 测试程序中有大量的数据相关 延迟槽的失效等特殊情况下退化成为单发射,单发射,双发射,CPU流水线设计,优化尝试顺序双发射,系统软件移植与开发,5 双发射的总结,超标量流水线应当配合指令重排技术 多发射最大的压力来自于访存的处理 可能需要对流水线进行拆分以降低时延,单发射,双发射,CPU流水线设计,优化尝试顺序双发射,03,系统与外设移植,系统软件移植与开发,1 PMON移植,PMON存在解压缩过程，移植时遇到以下问题： cache一致性 gzrom反汇编指令不全(beqzl lwr lwl swr swl sync),CPU流水线设计,优化尝试顺序双发射,系统软件移植与开发,2 PMON移植,已经成功完成PMON各种初始化操作 可以正常使用PMON命令行，以及自带的各种小命令 初步验证PMON移植的正确性,CPU流水线设计,优化尝试顺序双发射,系统软件移植与开发,3 UCORE移植,成功驱动网口 可以正常设置IP，Ping通主机 可以从网络加载Ucore镜像并启动,CPU流水线设计,优化尝试顺序双发射,系统软件移植与开发,4 UCORE移植,移植时遇到的问题： Kern