《电子技术基础数字部分》第五版康华光版高等教育出版社课后答案.pdf

1.1.1 一数字信号的波形如图 1.1.1 所示，试问该波形所代表的二进制数是什么？ 解：解：0101 1010 1.2.1 试按表 1.2.1 所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC 计算器；(3) IC 加法器；(4) 逻辑门； (5) 4 兆位存储器 IC。 解：解：(1) 微处理器属于超大规模；(2) IC 计算器属于大规模；(3) IC 加法器属于中规模；(4) 逻辑门属于小规模；(5) 4 兆位存储器 IC 属于甚大规 模。 1.3.1 将下列十进制数转换为二进制数、八进制数、十六进制数和 8421BCD码（要求转换误差不大于 2-4） ： (1) 43 (2) 127 (3) 254.25 (4) 2.718 解：解：(1) 43D=101011B=53O=2BH； 43 的 BCD 编码为 0100 0011BCD。 (2) 127D=1111111B=177O=7FH； 127 的 BCD 编码为 0001 0010 0111BCD。 (3) 254.25D=11111110.01B=376.2O=FE.4H； 0010 0101 0100.0010 0101BCD。 (4) 2.718D=10.1011 0111B=2.56O=2.B7H； 0010.0111 0001 1000BCD。 1.3.3 将下列每一二进制数转换为十六进制码： (1) 101001B (2) 11.01101B 解：解：(1) 101001B=29H (2) 11.01101B=3.68H 1.3.4 将下列十进制转换为十六进制数： (1) 500D (2) 59D (3) 0.34D (4) 1002.45D 解：解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH (4) 1002.45D=3EA.7333H 1.3.5 将下列十六进制数转换为二进制数： (1) 23F.45H (2) A040.51H 解：解：(1) 23F.45H=10 0011 1111.0100 0101B (2) A040.51H=1010 0000 0100 0000.0101 0001B 1.3.6 将下列十六进制数转换为十进制数： (1) 103.2H (2) A45D.0BCH 解：解：(1) 103.2H=259.125D (2) A45D.0BCH=41024.046D 2.4.3 解解：(1) LSTTL 驱动同类门 mAIOL8 (max) = mAIIL4 . 0 (max) = 20 4 . 0 8 = mA mA NOL mAIOH4 . 0 (max) = mAIIH02. 0 (max) = 20 02. 0 4 . 0 = mA mA NOH N=20 (2) LSTTL 驱动基本 TTL 门 mAIOL8 (max) = mAIIL6 . 1 (max) = 5 6 . 1 8 = mA mA NOL mAIOH4 . 0 (max) = mAIIH04. 0 (max) = 10 04. 0 4 . 0 = mA mA NOH N=5 2.4.5 解：解： EDBCABEDBCABL+= _ _ 2.6.3 解：解： B=0 时，传输门开通，L=A； B=1 时，传输门关闭，A相当于经过 3 个反相器到达输出L，L=A A B L 0 0 0 0 1 1 1 0 1 1 1 0 所以， BABABAL=+= 2.7.1 解解： C， _ _ BCCB= D， _ _ DEDE= _ DEBC ， _ _ _ _ )(DEBCADEBCA+= ， _ GFAF _ _ _ _ )()(GAEFGFAFEGFAFE+=+= _ )()()()(GAEFDEBCAGAEFDEBCAL+=+= 2.7.2 解解： BABABABAABABBA=+=+=)( _ _ _ =AB _ BAL= 2.9.11 解解： 当没有车辆行驶时，道路的状态设为 0，有车辆行驶时，道路的状态为 1；通道允许行驶时的状态设为 1，不允许行驶时的状态设为 0。 设 A 表示通道 A 有无车辆的状态，B1、B2 表示通道 B1、B2 有无车辆的情况，LA 表示通道 A 的允许行驶状态，LB 表示通道 B 的允许行驶 状态。由此列出真值表。 A B1 B2 LA LB 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 1 0 2121 BBABBAALA+=+= () 21 _ 21 _ BBABBALALB+=+= 3.1.2 用逻辑代数证明下列不等式用逻辑代数证明下列不等式 (a) BABAA+=+ 由交换律 ，得 )(CABABCA+=+ BABAAABAA+=+=+)( (b) ACABCABCBAABC+=+ ACABBCA CBCACBCBBCACABCBAABC +=+= +=+=+ )( )()( (c) ()ECDAEDCCDACBAA+=+ () ECDAECDCDA EDCCDAAEDCCDACBAA +=+= +=+ _ )( 3.1.3 用代数法化简下列等式用代数法化简下列等式 (a) )(ABCAB+ ABABABCABCAB=+=+)( (b) )(BABA+ BABABA=+)( (c) )( _ CBBCA+ CABCCBCACBAB CBCBACBBCA +=+= +=+)()( _ (d) BCCBBCAABCA+ _ CABCCBBCAABCA+=+ _ (e) _ BABABAAB+ 0 _ =+=+AABABABAAB (f) _ _ _ _ )()()()(BABABABA+ BABABABBABABABAB BABABABABABABABA =+=+= +=+ )()( )()()()()()()()( _ _ _ _ _ _ (g) )(CBACBA+ BACBACBA+=+)( (h) CBAABCCBACBA+ CACBCBA CBCBAACBAABCCBACBA +=+= +=+ (i) _ _ )(BAAB+ BABABABAABBAAB=+=+=+)()()( _ _ _ (j) BACAABCB+ CAACBCAABCBBACAABCB+=+=+ (k) CBABCDDBCABDDABC+ DBCBABDACABDCADACB DBCBABDABCDCBABDABC CDCBABDABCCBABCDDBCABDDABC +=+=+= +=+= +=+ )()( )( )( (l) _ _ CABCBBCAAC+ BCBCBCACBABCCBABCAABC CBACBBCAACCABCBBCAAC =+=+=+= +=+ )()( )()()( _ _ (m) _ _ )(BABAABCBA+ 0)( )()( _ _ _ _ _ _ _ _ =+=+= +=+ ACBAACBA BAABBCBABABAABCBA 3.1.4 将下列各式转换成与将下列各式转换成与 或形式或形式 (a) _ DCBA (1)当，时，真值为 1。于是 0 _ = BA1 _ = DC AB=01，CD=00 或 CD=11 时，真值为 1； AB=10，CD=00 或 CD=11 时，真值为 1。 则有四个最小项不为 0，即 DCBA 、 BCDA 、 DCBA 、 CDBA (2)当，时，真值为 1。 1 _ = BA0 _ = DC AB=00，CD=10 或 CD=01 时，真值为 1； AB=11，CD=10 或 CD=01 时，真值为 1。 则有四个最小项不为 0，即 DCBA 、 DCBA 、 DABC 、 DCAB =)14,13,11, 8 , 7 , 4 , 2 , 1 ( _ mDCBA (b) _ _ _ _ DADCDCBA+ DBCAC DCDBDBCADACDBADC DADCDCBADADCDCBA += +=+= +=+ )( )()( _ _ _ _ (c) _ _ _ _ _ ABBCBDAC CADCDAB CBBCABADCDACBBA BACBDBCA ABBCBDACABBCBDAC += += += += )()( _ _ _ _ _ _ 3.1.7 利用与非门实现下列函数利用与非门实现下列函数 (a) L=AB+AC _ _ ACABL= (b) _ )(CADL+= _ _ _ )(CADCADL=+= (c) _ )(DCBAL+= _ _ _ )(DCBADCBAL=+= 3.2.2 用卡诺图法化简下列各式用卡诺图法化简下列各式 (a) CABCBBCAAC+ _ CCABCCABCAC CABCBBCACCABCBBCAAC =+=+= +=+ _ _ (b) CBADABADCABCDBA+ CADABA CDDABADADCABADADCBBA DADCABBACBADABADCABCDBA += +=+=+= +=+ )()( (c) _ )()()(BADCABDCDBBA+ BCDABDCBCBA DABBCDABDDCBCBA ABDCABDDCBCBA BADCABDCDBBA += += += + )( )()()( _ (d) _ )()()(CBADBCADCBDCDBA+ = += += + )14,12,11, 9 , 6 , 5 , 4 , 1 ( )()()( 5414614129111 _ m mmmmmmmmm CBADBCDABDCBCDBA CBADBCADCBDCDBA DBADCADB+ (e) =)15,14,13,12,10, 9 , 8 , 7 , 6 , 5 , 4 , 3(),(mDCBAL CDBADACDCADBCBAB+ (f) =)14,913, 8 , 7 , 6 , 5 , 2 , 1 , 0(),(mDCBAL DBCDCABCADCCB+ (g) +=)15,11, 7 , 5 , 3 , 2()13, 9 , 6 , 4 , 1 , 0(),(dmDCBAL DA + (h) +=)11,10, 9 , 3 , 2 , 1 ()15,14,13, 0(),(dmDCBAL ACADBA+ 3.3.4 试分析图题试分析图题 3.3.4 所示逻辑电路的功能。所示逻辑电路的功能。 CBAS= CBAABABCBAC)()( _ _ += 全加器 3.3.6 分析图题分析图题 3.3.6 所示逻辑电路的功能所示逻辑电路的功能。 000 BAS= 000 BAC = 0111 CBAS= 011111 )(CBABAC+= 二位加法电路 3.4.3 试用试用 2 输入与非门和反相器设计一个输入与非门和反相器设计一个 4 位的奇偶校验器，即当位的奇偶校验器，即当 4 位数中有奇数个位数中有奇数个 1 时输出为时输出为 0，否则输出为，否则输出为 1。 DCBAL= _ _ BABABABAL=+= 3.4.7 某雷达站有某雷达站有 3 部雷达部雷达 A、B、C，其中，其中 A 和和 B 功率消耗相等，功率消耗相等，C 的功率是的功率是 A 的功率的两倍。这些雷达由两台发电机的功率的两倍。这些雷达由两台发电机 X 和和 Y 供电，发电机供电，发电机 X 的最大输出功率等于雷达的最大输出功率等于雷达 A 的功率消耗，发电机的功率消耗，发电机 Y 的最大输出功率是的最大输出功率是 X 的的 3 倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以 最节约电能的方式启、停发电机。 倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以 最节约电能的方式启、停发电机。 A B C X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ABCCBACBAX+= CABmmmmmY+=+= 76531 4.1.1 解：解： _ _ _ 0123 _ 0123 _ 0123 _ _ 012301230123 0123012301237 IIIIIIIIIIII IIIIIIIIIIII IIIIIIIIIIIID += += += _ _ _ 0123 _ 0123 _ 0123 0123012301236 IIIIIIIIIIII IIIIIIIIIIIID += += _ _ _ 0123 _ 01235 IIIIIIIID+= _ _ _ 0123 _ 0123 _ 01234 IIIIIIIIIIIID+= _ _ _ 0123 _ 01233 IIIIIIIID+= _ _ _ 0123 _ 01232 IIIIIIIID+= 51 DD = 70 DD = 4.1.2 解：解： 0123456789 BBBBBBBBBBP = 989893 BBBBBS+=+= 7896789567894567892 BBBBBBBBBBBBBBBBBBS+= () 7654892 BBBBBBS+= 78967893456789234567891 BBBBBBBBBBBBBBBBBBBBBBS+= 78968934589245891 BBBBBBBBBBBBBBBBS+= 97895678934567891234567890 BBBBBBBBBBBBBBBBBBBBBBBBBS+= 9785683468124680 BBBBBBBBBBBBBBBS+= 4.2.3 解：解： 7640 mmmmABCCABCBACBAF+=+= 4.3.1 解：解： 4.3.5 解：解： () 7260422100 mDmDmDmmDmEY+= 4.3.6 解：解： (1) 154 mmmCBACBACBAY+=+= (2) Y=ABC= 7421 mmmmABCBCACBACAB+=+ 4.4.1 解：解： () 00100111 001100111100111111 BAABABBA BABABABABABABABABAF BA += +=+= 4.5.1 解：解： 1 = i CBAS() 1 += ii CBAABC 4.5.6 解：解： (1) 半减器 BABAS+= BAC = (2) 全减器 11111 =+= iiiii CBAABCCBACBACBAS () 11111 +=+= iiiiii CABBABAABCBCACBACBAC 5.1.1 分析图题 5.1.1 所示电路的功能，列出真值表。 S R Q 0 0 1 1 0 1 0 1 保持 0 1 不定 5.1.3 如图 5.1.6 所示的触发器的CP、R、S信号波形如图题 5.1.3 所示，画出Q和Q的波形，设初态Q=0。 5.1.6 由与或非门组成的同步 RS 触发器如图题 5.1.6 所示，试分析其工作原理并列出功能表。 5.2.2 设主从 JK 触发器的初始状态为 0，CP、J、K 信号如图题 5.2.2 所示，试画出触发器 Q 端的波形。 5.2.6 逻辑电路如图题 5.2.6 所示，已知 CP 和 A 的波形，画出触发器 Q 端的波形，设触发器的初始状态为 0。 解： nnnnnn QAQQAQKQJQ+=+=+= +1 _ CPQR n = 5.2.11 D 触发器逻辑符号如图题 5.2.11 所示，用适当的逻辑门，将 D 触发器转换成 T 触发器、RS 触发器和 JK 触发器。 解： nn QTDQ= +1 nn QRSDQ+= +1 nnn QKQJDQ+= +1 6.1.1 已知一时序电路的状态表如表题 6.1.1 所示，试作出相应的状态图。 6.1.2 已知状态表如表题 6.1.2 所示，试作出相应的状态图。 6.1.3 已知状态图如图题 6.1.3 所示，试作出它的状态表。 6.1.5 图题 6.1.5 是某时序电路的状态转换图，设电路的初始状态为 01，当序列 X=100110 时，求该电路输出 Z 的序列。 解：011010 6.1.6 已知某时序电路的状态表如表题 6.1.6 所示，试画出它的状态图。如果电路的初始状态在S2，输入信号依次是 0101111，试求出其相应的输出。 1010101 6.2.3 试分析图题 6.2.3 所示时序电路，画出状态图。 解：(1) 写出各逻辑方程 输出方程 _ 10 nnQ QXZ = 驱动方程 n QDXD 010 = (2) 将驱动方程代入相应特性方程，求得各触发器的次态方程，也即时序电路的状态方程 nn n QDQ XDQ 01 1 1 0 1 0 = = + + (3) 画出状态表、状态图 6.2.4 分析图题 6.2.4 所示电路，写出它的驱动方程、状态方程，画出状态表和状态图。 解：(1) 写出各逻辑方程 输出方程 nnQ XQZ 01 = 驱动方程 _ 1010 nn QXKQJ= 1 101 =KQJ n (2) 将驱动方程代入相应特性方程，求得各触发器的次态方程，也即时序电路的状态方程 nnnnnnnn nnnnnnnnnn QQQQQQKQJQ QXQQQQXQQQKQJQ 011101111 1 1 10101010000 1 0 +=+=+= +=+=+= + + (3) 画出状态表、状态图 6.3.3 试用正边沿 JK 触发器设计一同步时序电路，其状态转换图如图题 6.3.3 所示，要求电路最简。 解：(1) 画出状态表 (2) 列出真值表 (3) 写出逻辑表达式 n QXJ 10 = n XQK 10 = n QXJ 01 = n QXK 01 = nnn XQQQZ 101 += 7.1.1 在某计数器的输出端观察到如图 7.1.1 所示的波形，试确定该计数器的模。 解：模为 6 7.1.3 试用负边沿 D 触发器组成 4 位二进制异步加计数器，画出逻辑图。 7.1.5 试分析图题 7.1.5 电路是几进制计数器，画出各触发器输出端的波形图。 解：五进制计数器 7.1.9 试分析图题 7.1.9 所示电路，画出它的状态图，说明它是几进制计数器。 解：十进制计数器。 7.1.11 试分析图题 7.1.11 所示电路，画出它的状态图，并说明它是几进制计数器。 解：11 进制计数器。 7.1.15 试分析图题 7.1.15 所示电路，说明它是多少进制计数器，采用了何种进位方式。 解：4096。采用并行进位方式。 7.2.1 试画出图题 7.2.1 所示逻辑电路的输出(QAQD)的波形，并分析该电路的逻辑功能。 解：S0=1 表示右移操作，在这里是DSRQAQBQCQD。启动后，S1S0=11，处于置数状态，1110 被置入寄存器中，然后每来一个脉冲，寄存器循环 右移，寄存器中的序列依次是 1110110110110111。此时再来一个脉冲(即第四个脉冲)时，当QDQCQBQA瞬间变成 1111，1110 又被置入寄存器，回 到起始状态，重又开始记数循环过程。所以它相当于一个四进制计数器的作用，也可以看作四分频电路。 7.2.2 试用两片 74194 构成 8 位双向移位寄存器。 8.1.2 一个有 4096 位的 DRAM，如果存储矩阵为 6464 结构形式，且每个存储单元刷新时间为 400ns，则存储单元全部刷新一遍需要多长时间？ 解：由于采用按行刷新形式，所以刷新时间为 400ns64=25600ns=25.6ms 8.1.3 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ (1)64K1 (2)256K4 (3)1M1 (4)128K8 解： (1) 16, 1 (2) 18, 4 (3) 20, 1 (4) 17, 8 8.1.4 设存储器的起始地址为全 0，试指出下列存储系统的最高地址为多少？ (1) 2K1 (2) 16K4 (3) 256K32 解：(1) 7FF (2) 3FFF (3) 3FFFF 8.1.6 一个有 1M1 位的 DRAM，采用地址分时送入的方法，芯片应具有几根地址线？ 解：10 根 8.2.1 用一片 1288 位的 ROM 实现各种码制之间的转换。要求用从全 0 地址开始的前 16 个地址单元实现 8421BCD 码到余 3 码的转换；接下来的 16 个地址单元实现余 3 码到 8421BCD 码的转换。试求：(1)列出 ROM 的地址与内容对应关系的真值表；(2)确定输入变量和输出变量与 ROM 地址 线和数据线的对应关系；(3)简要说明将 8421BCD 码的 0101 转换成余 3 码和将余 3 码转换成 8421BCD 码的过程。 解：使用 5 位地址线A4A3A2A1A0，最高位用以控制前 16 单元和后 16 单元，后 4 位地址线用以表示输入变量。使用ROM的低 4 位数据线D3D2D1D0作 为输出即可。 8.3.1 试分析图题 8.3.1 的逻辑电路，写出逻辑函数表达式。 解： DCBACDBACDBDCABDCBAL+= 8.3.2 PAL16L8 编程后的电路如图 8.3.2 所示，试写出 X、Y 和 Z 的逻辑函数表达式。 解： _ CBCABAX+= _ FEDFEDFEDDEFY+= _ GHHGZ+= 8.3.4 试分析图题 8.3.4 所示电路，说明该电路的逻辑功能。 解： n 00 1n 0 QDQ= + n 1 n 0 n 1 n 01 1n 1 QQQQDQ+= + 00 01 10 11 二位二进制计数器。 8.3.5 对于图 8.3.9 所示的 OLMC，试画出当 AC0=1，AC1(n)=1，XOR(n)=1 时的等效逻辑电路。 9.1.1 图示电路为CMOS或非门构成的多谐振荡器，图中 R10RS= 。(1) 画出a、b、c各点的波形；(2)计算电路的振荡周期；(3) 当阈值电压 th V 由 DD V 2 1 改变至 DD V 3 2 时，电路的振荡频率如何变化？与图 9.1.1 电路相比，说明的作用。 S R 解：(1) (2) thDD thDD th thDD VV VV2 lnRC V VV lnRCT + + = ()() () thDDth thDDthDD VVV VV2VV lnRCT + = (3) 9lnRC 1 f 2 1 = 8lnRC 1 f 3 2 = 8 9 ln f f 2 1 3 2 = (4) 增大输入电阻，提高振荡频率的稳定性。 9.2.1 微分型单稳电路如图所示。其中为 3， pi t spF50Cd=k10Rd ， pF5000C = ，试对应地画出、 、的波形，并求出输出脉冲宽度。 = 200R I v D v 1O v R v 2O v O v 解：由于门G1开通时，正常时被钳在 1.4V上，输出保持为稳态 0。当负脉冲来临时， D v D v 瞬间下到低电平，于是开始了暂稳过程。 s8 . 0 4 . 1 2 . 3 ln200105000 V V lnRCT 12 th OH w = 9.2.3 由集成单稳态触发器 74121 组成的延时电路及输入波形如图题 9.2.3 所示。(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一 个电阻。 9.4.3 由 555 定时器组成的脉冲宽度鉴别电路及输入vI波形如图题 9.4.3 所示。集成施密特电路的 V3VT= +，单稳的输出脉 宽有的关系。对应v V6 . 1VT= W t 2W1 ttt I画出电路中B、D、D、E各点波形，并说明D、E端输出负脉冲的作用。 D 为 0 表示产生一个有效宽度脉冲；E 为 0 可能出现复位现象。 10.1.1 10 位倒T形电阻网络D/A转换器如图所示，当R=Rf时：(1)试求输出电压的取值范围；(2)若要求电路输入数字量为 200H时输出电压VO=5V，试 问VREF应取何值？ 解： B n REF O N 2 V v= (1) () = REF 10 10 REF O V 1024 1023 0120 2 V v (2) ()H200 2 V 5 10 REF = 512 1024 V 5 REF = V10VREF= 10.1.3 n位权电阻D/A转换器如图所示。(1)试推导输出电压vO与输入数字量的关系式；(2)如n=8，VREF=-10V，当Rf=8 1 R时，如输入数码为 20H， 试求输出电压值。 解：(1) () f O0 0 3n 3n 2n 2n 1n 1n REF R v 2D2D2D2D R V =+ L () 0 0 3n 3n 2n 2n 1n 1n fREF O 2D2D2D2D R RV v+= L B fREF O N R RV v= (2) V4032 4 5 H20 8 10 vO= 10.1.4 图题 10.1.4 为一权电阻网络和梯形网络相结合的 D/A 转换电路。 (1) 试证明：当 r=8R 时，电路为 8 位的二进制码 D/A 转换器； (2) 试证明：当 r=4.8R 时，该电路为 2 位的 BCD 码 D/A 转换器。 解：(1) r=8R，开关D=1，进行电流分配，否则没接VREF f OREF 4 REF 5 REF 6 REF 7 r R v R8 V D R4 V D R2 V D R V D r V =+ () f O 4 4 5 5 6 6 7 7 7 REFr R v D2D2D2D2 R2 V r V =+ 对于左边权电阻网络，例如当开关D3=1，电流为R VV rREF 当开关D3=0 时，电流为R Vr ，合起来可写成R VVD rREF3 r V R8 VVD R4 VVD R2 VVD R VVD rrREF0rREF1rREF2rREF3 = + + + () r V R8 V15 DD2D2D2 R8 V rr 012 2 3 3REF =+ R8 V15 r V N R8 V rr 3 REF += R8 V15 R8 V N R8 V rr 3 REF += 3 REF r N 16 V V = () f O 4 4 5 5 6 6 7 7 7 REFr R v D2D2D2D2 R2 V R8 V =+ () f O 4 4 5 5 6 6 7 7 7 REF 3 REF R v D2D2D2D2 R2 V N 16R8 V =+ () f O 34 4 5 5 6 6 7 7 7 REF R v ND2D2D2D2 R2 V =+ B 7 fREF O N R2 RV v= (2) k=4.8R () f O 4 4 5 5 6 6 7 7 7 REFr R v D2D2D2D2 R2 V r V =+ () r V R8 V15 DD2D2D2 R8 V rr 012 2 3 3REF =+ () R8 V15 R8 . 4 V DD2D2D2 R8 V rr 012 2 3 3REF +=+ () 012 2 3 3REFrr DD2D2D2 R8 V R8 . 4 V9 R8 . 4 V +=+ 3 REFr N R8 V R8 . 4 V10 = 3REFr NV06 . 0 V= () f O 4 4 5 5 6 6 7 7 7 REF3REF R v D2D2D2D2 R2 V R8 . 4 NV06. 0 =+() f O 456 2 7 3REF3REF R v DD2D2D2 R8 V R80 NV =+ H3 REF3REF f O N R80 V10 R80 NV R v += () 3H3