pwm变频调速多电机同步传动系统控制系统-毕业设计说明书.doc
PWM变频调速多电机同步传动系统控制系统[含CAD高清图纸和说明书]
收藏
资源目录
压缩包内文档预览：(预览前20页/共65页)
编号：22779134
类型：共享资源
大小：207.97KB
格式：ZIP
上传时间：2019-10-31
上传人：QQ24****1780
认证信息
个人认证
王**（实名认证）
浙江
IP属地：浙江
45
积分
- 关 键 词：
-
含CAD高清图纸和说明书
PWM
变频
调速
电机
同步
传动系统
控制系统
CAD
图纸
说明书
- 资源描述：
-
PWM变频调速多电机同步传动系统控制系统[含CAD高清图纸和说明书],含CAD高清图纸和说明书,PWM,变频,调速,电机,同步,传动系统,控制系统,CAD,图纸,说明书
- 内容简介：
-
湘潭大学兴湘学院毕业设计任务书设计题目： PWM变频调速多电机同步传动系统控制系统 学号：2006183907学生姓名：谭晓靖 专业：机械设计制造及其自动化 指导教师姓名： 李 玉 声 一：主要内容及基本要求： 用MCS-51系列单片机最小系统，数字芯片HEF4752等构成控制系统，产生PWM调制波控制逆变元件的开关断时间实现交流电机的调速，完成对多台电机实行同步传动控制，要求既能统一控制，又能微调各台电机，使得各单机的特性基本一致。 要求完成主驱动电路和各个保护电路测速电路等的设计（硬件组成电路）。完成控制程序流程的设计。 完成有关的英文文献翻译不少于三千英文单词，提交系统硬件电路，软件以及毕业设计说明书（一式两份）。 二：重点研究的问题：， HEF4752变频调速的实现（PWM波的产生），测速的实现，速度闭环控制，单片机最小系统的组成三，主要技术指标：采用8031单片机构成的最小系统为主要控制器，全数字大规模集成电路HEF4752作为PWM波发生器，普通三相异步电机作为控制对象，软件程序用汇编程序写出，要求给出内存分配表。四，进度安排：序号 各个阶段应当完成的任务 起止时间 1文献检索，搜集资料 二月，三月 2 整体方案的构思 四月 3 硬件电路的设计 五月初至五月十号 4 软件编程 五月十号至二十号 5 编写设计任务书，准备答辩 五月二十号至六月初五，应当搜集的资料 1，张燕宾 SPWM变频调速的应用技术 北京：机械工业出版社 2，陈国呈 PWM变频调速系统 北京：机械工业出版社 3，钱平 交直流调速控制系统 北京：高等教育出版社 4，葛玻 韩英等 一种通用型全数字化PWM变频调速控制器的研制 机电国际市场 5，李智 曾洁 MCS8098单片机控制的交流电机调速控制系统 电子科技大学学报 6，文定都，单片机在PWM变频调速中的开发与应用 急电产品开发与创新 7，胡社教 鲁昌华，用8031单片机和HEF4752构成的变频调速系统，安徽工学学报 第2 页 共 52 页湘潭大学兴湘学院毕业设计说明书题 目：PWM变频调速多电机同步传动系统控制系统专 业： 机械设计制作及自动化学 号： 2006183907 姓 名： 谭晓靖 指导教师： 李玉声老师 完成日期： 2010-6-5 湘潭大学兴湘学院毕业设计评阅表学号2006183907 姓名 谭晓靖 专业 机械设计制造及自动化 毕业设计题目： PWM变频调速多电机传动系统控制系统 评价项目评 价 内 容选题1.是否符合培养目标，体现学科、专业特点和教学计划的基本要求，达到综合训练的目的；2.难度、份量是否适当；3.是否与生产、科研、社会等实际相结合。能力1.是否有查阅文献、综合归纳资料的能力；2.是否有综合运用知识的能力；3.是否具备研究方案的设计能力、研究方法和手段的运用能力；4.是否具备一定的外文与计算机应用能力；5.工科是否有经济分析能力。论文（设计）质量1.立论是否正确，论述是否充分，结构是否严谨合理；实验是否正确，设计、计算、分析处理是否科学；技术用语是否准确，符号是否统一，图表图纸是否完备、整洁、正确，引文是否规范；2.文字是否通顺，有无观点提炼，综合概括能力如何；3.有无理论价值或实际应用价值，有无创新之处。综合评 价评阅人： 2010年5月 日 湘潭大学兴湘学院 毕业设计鉴定意见学号：2006183907 姓名：谭晓靖 专业： 机械设计制造及自动化 毕业设计说明书 页 图 表 张设计题目： PWM变频调速多电机同步传动系统控制系统 内容摘要：本设计给出了一种用PWM变频调速控制系统，用来控制多台普通三相交流异步电机。该控制系统用MSC-8031最小系统，以及HEF4752大规模继承芯片来实现，产生的控制信号用来控制逆变元件的开关，从而产生可以调整的PWM信号来控制交流电机，完成对多台电机实现同步传动的控制，它既可以统一控制，又能微调各个电机。该系统具有工作可靠，调节范围宽，控制精度高，同步效果好的特点，本文给出了它的硬件组成电路以及控制程序的流程软件设计。指导教师评语指导教师： 2010年 6月 日 答辩简要情况及评语答辩小组组长： 2010年6 月 日答辩委员会意见答辩委员会主任 2010年 6月 日毕业设计说明书题 目：PWM变频调速多电机同步传动系统控制系统PWM变频调速多电机同步传动系统控制系统摘要： 本设计给出了一种用PWM变频调速控制系统，用来控制多台普通三相交流异步电机。该控制系统用8031单片机最小系统，以及HEF4752大规模继承芯片来实现，产生的控制信号用来控制逆变元件的开关，从而产生可以调整的PWM信号来控制交流电机，完成对多台电机实现同步传动的控制，它既可以统一控制，又能微调各个电机。该系统具有工作可靠，调节范围宽，控制精度高，同步效果好的特点，本文给出了它的硬件组成电路以及控制程序的流程软件设计。关键词： PWM 变频调速 控制多台电机Multi-motor synchronous PWM inverter driving system control systemAbstract: This introduced a PWM frequency control system which can be used to regular the speed of some electrical electromotor. This system used MCS-51 SCM and HEF4752 PWM chip which can make control signal to control the system. And the PWM signal produced by them can control whether the switch is open or close in this way, the PWM signal feed to the electromotor can be produced .Moreover the signal can be controlled. The system can control both single electromotor or several electromotor. The strongpoint of the system is that: reliable, wide control, high-precision. This article gives the composition of its hardware and circuit design software flow control procedures.Key Word: PWM Frequency conversion modulates velocity The multi-motor synchronization 目录第一章 系统综述1第二章 PWM变频调速系统4第一节变频调速的基本知识4第二节PWM原理5第三节 PWM变频调速主电路61变频器的分类62 GRT驱动电路9第三章 数字控制系统10第一节HEF4752的电路功能10第二节8031单片机最小系统141 8031最小系统152 8031最小系统控制HEF4752芯片16第三节 测速电路19第四节 系统的工作过程22第四章 系统的抗干扰及保护23第一节系统的抗干扰23第二节 保护电路26第五章 软件的设计26第一节程序流程图26第二节 地址空间分布表31程序清单32第六章 英文文献翻译45结束语49参考文献50附录：英文原文503第一章 系统综述 在纺织工业中的印花，染色，纺织，整理联合机，通常采用多台直流电机或者交流电动机传动。使用交流电机控制系统有许多优点，其不存在直流电机控制系统维护困难和难以实现高速驱动等缺点。其突出的特点是：电机制造成本低，结构简单，容易维护，可以实现高压大功率以及高速驱动，适宜在恶劣环境下工作，系统成本很低，并能获得和直流电动机控制系统相媲美或者是更好的控制性能。新型电力电子器件和脉宽调治（PWM）控制技术的出现，为提高交流调速的性能以及功能指标，缩小体积，提高竞争能力提供了有力的条件。用数字控制系统来控制PWM波的形成，是自动控制理论和计算机技术相结合的产物，通常具有精度高，速度快，存储容量大和有逻辑判断的功能，因此可以实现高级复杂的控制方法，获得快速精密的控制效果，其控制系统与以往的控制系统相比较有很多优点：精心设计的微机控制系统能显著地降低控制器件的成本，同时还具有体积小，重量轻，能耗少等其他的优点。VLSI使得线路连接减少到最少，其平均无故障时间大大长于分立元件电路。同时，数字电路中不存在温飘的问题，可以保证运算的精度。因此对于多台电动机同步传动的实现，采用单片机控制的PWM变频调速系统。该系统采用MCS-51单片机和专用PWM大规模集成芯片HEF4752为核心，通过该控制系统，产生PWM调制波控制逆变元件的开关断时间以实现交流电机的调速。该系统既能实现对单独一台电动机的控制，也能实现对多台电机的同步控制，使其特性一致。采用单片机控制的PWM变频调速多电机同步传动示意图如图一所示。 4 5 7 3 921 4 5 7 3 921 4 5 7 3 9216图一 多电机同步传动示意图1-拖引锟 2-异步电动机 3-光电传感器 4-减速箱 5-变频器 6-单片机最小系统以接口电路 7-驱动器 8-检测装置每一台电机处设置一个与转速成正比的脉冲发生器，输出频率分别为f1,f2fn 。由测速电路把对应的f1,f2的转速存入计算机。首先对主令机进行转速闭环控制。再对从动机进行调整。只要 n=n1-n2存在。那么就对从动机进行调整。当n=0时系统同步运行。联合机构有统一给定电位器给出信号。单个单元的给定分别由比率电位器设定，经0809由单片机控制。这样既能统一控制，又能微调各台单机，使得各单机特性基本一致，运行中的速度差异，由同步检测环节进行调整。变频调速系统一般由变频器，电动机，控制器组成，其结构框图如图二所示： 主电路异步电机速度检测器工频电源 驱动电路运算电路 检测电路 保护电路速度检测电路（控制电路）运转指令 、图二 系统结构框图通常由变频器主电路给异步电动机提供调压调频电源。由此电源输出的电压或电流以及频率由控制电路来给出。由速度检测器以及速度检测电路将速度反馈信号输入给运算电路。同时整个系统还应该包含保护电路，用来防止变频器主电路的过压过流，同时还应当保护异步电机的调速系统。第二章 PWM变频调速系统第一节 变频调速的基本知识机电传动速度连续控制是指在一定的控制下，工作机构能够实现任意连续的速度变化，即无极调速。交流异步电机结构简单，价格低廉，运行可靠，在机电传动中得到了广泛的应用。异步电动机采用变频调速方法后，调速范围广，系统效率高。在负载不变时，异步电动机器转速为 n=n(1-s)=60f(1-s)/p可见，异步电动机的调速方法有改变f,p,s三种（1） 基频（额定频率fN）以下调速 在基频率以下调速时，需要调节电源电压，否则电动机将不能正常运行。原因是三相异步电机正常运行时，定子阻抗压降很小。当频率降低时，如果电压不变，将使磁通增大，电动机磁路饱和，励磁电流急剧增加，因此电动机将无法正常运行，为了防止磁路饱和，就应当 U/f=常数 上式表明，在基频率以下变频率调速时，要实现恒磁通调速度，应使电压和频率按比例地配合调节。（2） 基频（额定频率fN）以上调速在基频以上调速时，也按比例升高电压是很困难的。因此只好保持电压不变，这相当于支流电动机的弱磁调速。 把基频以下和基频以上两种情况结合起来， 可得知异步电机变频调速控制特性。如果电动机能在温升允许条件下长期运行，这时转矩基本上随磁通变化。所以在基频以下属于恒转矩调速，在基频以上属于恒功率调速。变频器可以分为以下几种：（1）交-直-交电压型变频器先把频率固定的交流电整流成直流电，再把支流电逆变成频率可调的三相交流电。其按中间滤波环节的储能元件不同，分有电压型和电流型两种。其在频率的调节范围，以及改善变频后电动机的特性等方面，都具有明显的优势。所以本设计采用这一种。(2) 交-交型变频电动机调速交-交变频器由正反并联的晶闸管整流电路组成，正半周由正组成整流器供电，负半周由负组整流器供电。其主要优点是没有中间环节，故变换效率高，故它主要用于容量较大的低速拖动系统中。第二节 PWM原理正弦波脉宽调制就是用一系列宽度可变的矩形波脉冲来等效正弦波，等效果条件是对应时间间隔内两种波形所包含的面积相等。如图三所示： 图三：PWM原理示意图PWM波的产生方法： 把正弦电压的半波N等分，每一个等分点的中点与对应的矩形脉冲中点相重合，每一等分的正弦曲线与横轴所包围的面积与对应的矩形脉冲面积相等。这样，在半波内，N个等幅，等距，不等宽的矩形脉冲串即逆变器输出波。我们用它加在异步电动机上代替传统的正弦电压波形，只要N足够大，这样的代替引起的误差很小，而我们可以方便有效地控制输出波的矩形脉冲宽度和频率，也就是控制输出波的正弦基波电压的大小和频率，从而达到控制异步电动机的目的。通过调节方波高电平和低电平的时间比调节输出电压，比如一个20%占空比波形,会有20%的高电平时间和80%的低电平时间，而一个60%占空比的波形则具有60%的高电平时间和40%的低电平时间,占空比越大,高电平时间越长,则输出的脉冲幅度越高,即电压越高.如果占空比为0%,那么高电平时间为0,则没有电压输出.如果占空比为100%,那么输出全部电压. 所以通过调节占空比,可以实现调节输出电压的目的,而且输出电压可以无级连续调节. 生成PWM波的方法有很多种，大致可以分为两大类：一类是采用模拟电路产生，另一类是由数字电路产生，即由专用集成芯片来生成。本例就是选用HEF4752芯片来生成控制信号。第三节 PWM变频调速主电路 1变频器的分类（1）交-直-交电压型变频器先把频率固定的交流电整流成直流电，再把支流电逆变成频率可调的三相交流电。其按中间滤波环节的储能元件不同，分有电压型和电流型两种。其在频率的调节范围，以及改善变频后电动机的特性等方面，都具有明显的优势。所以本设计采用这一种。(2) 交-交型变频电动机调速交-交变频器由正反并联的晶闸管整流电路组成，正半周由正组成整流器供电，负半周由负组整流器供电。其主要优点是没有中间环节，故变换效率高，故它主要用于容量较大的低速拖动系统中。 本设计采用交-直-交变频器的主电路，如图四所示。 图四：变频器主电路电压型变频器由晶闸管整流桥REC，支流滤波电容以及晶闸管逆变桥INV组成。逆变桥INV的三个输出端U,V,W和异步电动机的三相绕组相连接。整流桥将三相工频交流电变为直流电。而滤波电容用于减少支流电压脉冲量。各个部分说明如下：1） 整流滤波部分整流管VD1VD6组成三相桥整流桥，将电源的三相交流电全波整流成支流电。如电源的线电压为UL,则三相全波整流后平均直流电压UD的大小为 UD=1.35 UL我国三相电源的线电压为380V,故全波整流后的平均电压为 UD =1.35380V=513V滤波电容CF 其功能是:(1) 滤平全波整流后的电压纹波;(2) 当负载变化时, 使支流电压保持平稳。由于受到电解电容的电容量和耐压能力的限制，滤波电路通常由若干个电容器并联成一组，又由两个电容组串联而成，如图所示。因为电解电容器的电容量有较大的离散性，故两个电容的电容量常不能完全相等，这将使它们各自承受的电压不相等，故在两个电容旁边并联一个阻值相等的均压电阻。限流电阻RL 与开关 SL 当变频器刚合上电源的瞬间，滤波电容器的充电电流是很大的。过大的冲击电流将可能使二级管损坏；同时，也使电源电压瞬间下降而受到“污染”。为了减少冲击电流，在变频器刚接通电源的一段时间里，电路内串入限流电阻，其作用是将电容器的充电电流限制在允许的范围内。开关S的功能是：当充电到一定程度时，令开关接通，将RL短路掉。电源指示HL HL除了表示电源是否接通外，还有一个十分重要的功能，就是在变频器切断电源后，表示滤波电容器上的电荷已经释放完毕。由于CF的容量很大，而切断电源又必须在逆变电路停止工作的状态下进行，其放电时间往往长达数分钟，又由于电容上的电压很高，如果不等其放电完，就会对人身安全产生威胁。故在维修的时候，必须等待灯完全熄灭为止，才能接触变频器内部的导电部分。2） 直交变换部分。 逆变管V1V6组成逆变桥，把整流所得到的直流电再逆变成频率可调的交流电。这是变频器实现变频的具体执行环节，应而是变频器的核心部分。本设计采用电力晶体管（GTR） 续流二级管的主要功能有：（1） 电动机的绕组是电感性的，其电流具有无功分量， VD7VD12为无功电流返回给支流电源提供“通道”。（2） 当频率下降，电动机处于再生制动状态，再生电流将通过VD1VD7整流返回给直流电路。（3） VD1VD7进行逆变的基本工作过程是： 3） 能耗电路 制动电阻和制动单元 （1）制动电阻R 电动机在工作频率下降过程中，将处于再生制动状态，拖动系统的动能要反馈到直流电路中，使直流电压不断上升，甚至可能达到危险的地步。因此，必须将再生到直流电路的能耗消耗掉，使电压保持在允许范围内变动。制动电阻R的作用就是用来消耗这部分能量。 （2） 制动单元Vb 制动单元是由GTR及其驱动电路构成的， 其功能就是为放电电流经R提供通路。2 GRT驱动电路 GRT的导通与关断是由基极驱动控制信号控制的，因此基极驱动电路必须适应于GRT期间的要求。GRT器件本身的放大倍数受到集电极电流与结稳的影响，其开关的速度受到导通时间以及判断时间的限制。因此，在设计驱动电路时， 各种参数全面考虑。GRT驱动电路如图五所示：图五：GRT驱动主电路如图GTR的驱动电路，包括电气隔离和晶体管放大电路两部分。其中二极管 VD2 和电位补偿二极管 VD3 构成所谓的贝克箝位电路，也就是一种抗饱和电路，可使GTR导通时处于临界饱和状态。当负载较轻时，如果 V5 的发射极电流全部注人V，会使V过饱和，关断时退饱和时间延长。有了贝克箝位电路之后，当 V 过饱和使得集电极电位低于基极电位时，VD2 就会自动导通，使多余的驱动电流流人集电极，维持Ubc0。这样，就使得V导通时始终处于临界饱和。图中，C2为加速开通过程的电容。开通时，R5被 C2 短路。这样可以实现驱动电流的过冲，并增加前沿的陡度，加快开通。第三章 数字控制系统第一节 HEF4752的电路功能本系统采用的是HEF4752芯片作为PWM波发生器，其基本功能是提供三对互补的PWM信号去驱动逆变器，使之产生对称的三相输出。这是一块全数字式的大规模集成电路，其内部运行以及外部连接完全采用数字方式，输入逻辑各控制信号可以决定系统控制输出的启/停，相序以及选择晶体管/晶闸管模式等等，因此非常适用于微机系统。（1）HEF4752 的电路功能与结构HEF4752是采用LOCMOS工艺制造的大规模集成电路，专门用来产生三相SPWM信号。它的主要特点是：1）能产生三对相位差120的互补SPWM主控脉冲，适用于三相桥结构的逆变器；2）采用多载波比自动切换方式，随着逆变器的输出频率降低，有级地自动增加载波比，从而抑制低频输出时因高次谐波产生的转矩脉冲和噪声等所造成的恶劣影响。调制频率可调范围为0100Hz，且能使逆变器输出电压同步调节；3）为防止逆变器上下桥臂直通，在每相主控脉冲间插入死区间隔，间隔时间连续可调。它的驱动输出经隔离放大后，可驱动GTO和GTR逆变器，在交流变频调速中作控制器件。其引脚如图六所示。 图六：HEF4752芯片引脚图它有12个逆变驱动端，3个控制输出端，7个控制输入端，4个电源端。具体见表：引 脚 名 称 功 能 1 OBC1B 相换流开关信号1 2 OBM2B 相主开关信号2 3 OBM1B 相主开关信号1 4 RCT 最高开关频率基准时钟 5 CW 电机换相控制信号 6 OCT 推迟输出时钟 7 K 选择互锁推迟间隔 8 ORM1 R相主开关信号1 9 ORM2 R相主开关信号2 10 ORC1 R相换流开关信号1 11 ORC2 R相换流开关信号2 12 FCT 频率时钟 13 A 复位输入控制 14 VSS 接地端 15 B 测试电路用信号 16 C 测试电路用信号 17 VCT 电压时钟 18 CSP 电流采样脉冲 19 OYC2 Y相换流开关信号2 20 OYC1 Y相换流开关信号1 21 OYM2 Y相主开关信号2 22 OYM1 Y相主开关信号1 23 RSYN R相同步信号 24 L 停止/启动系统 25 I 选择晶体管/晶闸管模式 26 VAV 平均电压 27 OBC2 B相换流开关信号2 28 VDD 工作电压(10V) HEF4752芯片管脚功能1）驱动信号输出六个主驱动输出形成三个互补的脉宽调试驱动波形：ORM1,ORM2,OYM1,OYM2,OBM1,OBM2,由它们去驱动三相逆变桥产生的对成的三相输出。 2）控制输入 I： 电路的输出信号可以有两种输出形式，一种是晶体管逆变器，另外一种是晶闸管逆变器，由I端的电平来控制。就本电路来说，采用大功率晶体管，所以在I端输入低电平。 K：在晶体管模式下，为了使同一相的上下主输出不同时接通，芯片使用一个互锁推迟间隔来隔开上下主输出的接通。这个输入控制K和时钟输入OCT一起来调节间隔时间的长短，以保证有主够的时间换相。间隔时间的计算公式如下：当K=0时 fOCT=8/td 当K=1时 fOCT=16/td L:用来控制启动以及停止。当L为低电平时，所有的输出全部封锁，以应变电路的突发情况。在本设计中，当电流过大的时候封锁HEF4752以起到保护的作用。当L为高电平的时候，解除封锁。 CW：这个是相序输入控制端，可以用来控制电动机的转向，当其为高电平的时候相序为RYB,低电平的时候相序为RBY。A B C：这三个输入是用于生产制造过程中做试验用。通常在工作期间三个端口接在VSS上。3）时钟输入时钟控制频率的改变可以改变输出的PWM调制波，以实现变频控制的目的。（1）FCT频率控制时钟：时钟输入FCT控制逆变器输出频率f,从而控制电动机的转速，时钟频率fFCT与fout的关系由下式决定： fFCT =3360fout (2) VCT电压控制时钟：由电机学原理可知，为使交流电动机有一组理想的机械特性，得到恒转矩调速的特性，必须在变频率的同时改变电压，使U/F为常数。该电路能使输出电压自动地正比输出电压的幅度还可以由VCT时钟输入频率控制，实现对输出电压的调节。当fVCT增加时，导致减少调制深度，从而减少了输出电压。当减少fVCT,刚有相反的作用。 若在100%调制时的输出频率为fout，刚有fVCT =23360fout故在100%调制时频率比关系式为： ffct/fvct =0.5低于0.5时,调治是正弦的;高于0.5时,相电压波形逐渐向方波转变。（3）RCT参考时钟：RCT是一个固定时钟，用来设定最大逆变开关频率fmax参考频率与最大开关频率的关系为：frct=280fmax 这样在应用系统中，一旦选定了最高逆变按频率，则frct就可以确定。在大多数情况下，为了节省与便利，可以使frct=foct.（4）OCT输出推迟时钟，它可以和输入控制信号K一起决定互锁推迟时间的长短。4） 输出控制 （1）RSYN（示波器同步信号）：这是一个脉冲输出信号，频率等于fout。 （2）VAV（输出电压模拟信号）：这是一个数字信号，它模拟逆变器输出的线电压平均值，其频率等于逆变器的输出频率fout并且不受输入信号L的控制。 （3）CSP(逆变器开关输出)：这是一个脉冲，频率二倍于逆变器的开关频率f,也不受控于L的输入信号。 本系统是用单片机最小系统和比例乘器电路来对FCT,VCT等的输入时钟脉冲加以控制，来生成系统需要的PWM调制波。第二节 8031单片机最小系统本设计采用8031单片机最小系统来控制HEF4752芯片。1 8031最小系统 由于8031单片机没有存储空间，所以在本设计中要扩展程序存储器2764和数据存储器6264。又因为需要更多的接口所以用到了8155芯片。 对于CPU与存储器相连接，就需要考虑到存储器地址分配以及片选信号的问题。它们决定了存储器在内存空间中的位置。一般来说，地址译码有以下两种方法： 线选法 所谓线选法就是把单独的地址线作为片选信号接到存储器上，只要该信号为低电平，那么就可以选中相对应的存储芯片。这种方法的特点是连线简单，不需要专门设计逻辑电路，但芯片之间的地址不连续，存储空间没有充分利用。此外，每个存储器芯片地址线未连的高位地址线根数。一般对最小系统，由于扩展的存储器芯片不多，因此这种选线法有实用价值。 地址译码法 地址译码法又有部分译码和全译码两种方式。 部分译码法是指未用高位的地址部分参加译码，其译码输出分别连接到不同的片选端。这种方法的特点类似于线选法，地址有重叠区，地址空间分散。全译码是指，除了存储器芯片所用地址线与CPU的地址线相连接外，未用的地址线全部参加译码，通过地址译码器产生存储器的片选信号。这种方法的特点是存储器地址没有重叠区域，存储单元地址是唯一的。一般微型机都是采用这种地址译码方法。本设计也是采用这种地址译码方法。如图七所示： 图七：8031单片机最小系统2 8031最小系统控制HEF4752芯片由8031最小系统产生的信号输给HEF4752芯片的4个时钟输入端，从而控制HEF4752输出一定的三相信号对称控制波，四个时钟量输入说明如下： （1）ffCT 时钟ffCT与逆变器的输出频率fout 由以下关系式决定： fFCT =3360fout 交流电机的额定频率为50Hz，因此fout的频率范围为350Hz(最小值是由芯片的fFCT与fRCT决定的)。因而可以求出fFCT的变化范围为10Hz168Hz.（2）fVCT 本系统要求在fout下保持恒转矩运行，则ffct/fvct的比值在这个频率范围内应当保持不变。若要保持这个要求，应当使fVCT =6720fout=672050=336KHz。 由此来固定fVCT 即能保证ffct/fvct的比值始终保持常数。即能实现电机的恒转矩运转。但在低频区，电机转子漏抗变小，这时与电机定子电阻的压降相比电阻压降将不可忽略。压降使磁通下将，转矩减小，因此需要加补偿以提高电压。故在低频的时候应当适当减少fVCT，这样便可以使输出电压增大，达到补偿的目的。（3）fRCT参考时钟 在本系统中，设开关频率的最大值参考时钟RCT由下式决定： fRCT=280 fs(max)=280KHz 而开关最小值在芯片内置为： fmin=0.6fmax 一般来说，为了方便起见，令fRCT=fOCT （4）fOCT输出推迟时钟，它可以和输入控制信号K一起决定互锁推迟时间的长短。在本例中，为了防止同一桥臂上下的两个开关在换相时产生直通现象，将芯片的K端置“0”，则此时的互锁时间为8/td=28us, 大于GRT的换相时间。 8031最小系统与HEF4752芯片的连接采用8253记时/数芯片与HEF4752芯片相连接，给定其所要求的四个时钟频率。8253芯片是一个可编程的时钟发生器，其内部有三个独立的16位记数器，每个记数器都是一个可置数减1记数器，记数频率可达2。6MHz。1片8253芯片需要四个I/O口地址，对应8253内部的三个记数器和一个共用的控制寄存器。由CPU写入控制寄存器的控制字确定了8253的工作方式，读/写顺序，选择记数器和记数的码制。在本设计中，设定其工作方式为3，固定8253的输入脉冲频率，通过改变时间常数来改变输出频率。对输入脉冲进行分频。各通道的设定如下： 0#通道：作为RCT和OCT的时钟脉冲 1#通道：作为VCT的时钟脉冲 2#通道：作为FCT的时钟脉各通道的分频系数确如下： 设时钟信号为2MHz的晶振源。 对于0#通道因为fOCT=f=RCT=280KHz,故其分频系数为： X=2106/280103=7 对于1#通道，高频时 ffct/fvct=0.5， fvct =168KHz/0.5=336KHZ 故其分频数为 X=2106/336103=6 低频时： ffct/fvct=0.4 故其分频数为 X=6/0.4=15 对于2#通道 fFCT =3360fout 而fout最大为50Hz =336050=168Hz故其分频数为： X=2106/168103=12 以上的分频数由8031单片机的P0口写入8253中。 平滑调速的实现 由于量化控制频率变化，存在着分辨率的问题，如FCT的分频数均匀变化时，逆变器的输出频率并不是均匀变化的，这样就不算是平滑调速。所以为了解决这个问题，本设计采用两片CD4527级联组成一个比例乘法器。如图所示。 比例乘法器的数据输入端AD分别接到单片机最小系统的PB口输入比例系数，CD4527的脉冲输出端，接到8253的2#通道口的时钟端， 作为FCT输入端控制。数据输入端AD可以在199范围内变化。设置比例乘法器的输入时钟CLK的周期为0.4us，即比例乘法器的数据输入端每变化一位，则8253的输出端fout频率变化为： f=1.67KHz则逆变器的输出频率变化为 fout=ffct/3360=0.5Hz即当比例乘法器的输入数据在199之间变化时，逆变器的输出频率在50Hz0.5Hz均匀变化，从而实现平滑调速，满足设计所需。 如八图：比例乘法器的级连图八：比例乘法器的级连对HEF4752其他输入端的控制对于HEF4752芯片其它数字端的控制，采用8031单片机最小系统的P1口以位控制方式加以实现，P1.4接到芯片的CW端，用来控制三相交流电压的相序，实现对电机正反转的控制。P1.3接到L端控制封锁驱动信号端。由于本设计采用的开关元件是晶体管，所以I端直接接地。第三节 测速电路速度闭环的控制（1）电动机速度的测量对电机速度的测量可以有两种方法， 用测速发电机检测出与转速成正比的电压信号，再反馈给控制系统。其特点是测速发电机工作可靠，价格低廉，但存在两个很大的缺点，就是非线性以及死区问题，而且精度较差。采用脉冲编码器作为检测器件，与传动轴相连接，每当轴转过一周便发出一定数量的脉冲信号，微机通过记数器，可测得脉冲的频率或是周期，从而可以间接得到轴上的转速。由于脉冲编码器可以达到很高的精度，而且不受外部影响，所以可以用于高精度的控制。本设计采用这种方法。采用脉冲编码器检测转速，通常有三种方法：M法：即测频法。在一定的时间内，对脉冲编码器输出的脉冲计数，从而得到与转速成正比的脉冲数m,此种方法用于高速系统的检测，因为速度越高，一定时间内产生的脉冲数就越多，因而检测系统的分辨率也就越高。T法：即测周期法。通过测量脉冲编码器发脉冲的周期来计算轴上的转速的方法。脉冲周期的测量的实现是借助某一时钟频率确定的时钟来间接获得。若时钟频率为f，测得的时钟脉冲为m，则转速为n=60f/(mp),n的单位为r/min。该法与测频率法相反，比较适合于较低转速的系统。M/T法：结合了M法和T法的各自的特点，由定时器确定采样周期T，定时器的定时开始时刻总与脉冲编码器的第一个记数脉冲前沿保持一致，在T的期间内得到脉冲数m,同时，另一个记数对标准的时钟脉冲进行记数，当T定时结束时，只停止对脉冲编码第一器的记数，而T结束后脉冲编码器输出的第一个脉冲前沿时，才停止对标准时钟脉冲的记数，并得到记数值m2，其持续时间Td=T+T。M/T法是转速检测的较为理想的手段，可以在宽的转速范围内实现高精度的测量，但缺点是硬件和数据处理的软件相对复杂。本设计就是采用了M/T法的原理。根据这个原理用单片机8031最小系统设计数字测速电路，由转速的公式可知，我们只要测得m1和m2这个测速过程所用的时间就可以知道转速了，所以本设计用8031的定时/记数器T0来记数m1,T1来记数m2,用8155的定时/记数器来定时T,TIN来测量实际时间Td。测速电路如图所示： 图九：测速电路测速过程如下：（1） 开关K置1，测速开始，这时CLK1和CLK2为高电平1，J2=0,k2=1。（2） 当单片机给p1.5的信号为低电平时，此时Q2=1,D=1,当f1的上升沿到来的时候，Q1由0变为1，打开G1,G2,G3 ,开始T0,T1,Tin记数和定时。置位p1.5,若CP2未收到下降沿信号脉冲，表示Tout端没信号输出，也就是说还没有到设定的时间，Q2保持1不变，Q1同样保持1，T时间到，在Tout端产生一个负脉冲，使Q2翻转为0，于是D=0,在下一个CP的上升沿才会停止记数，这也是T0产生的原因，即测速电路的实际时间为两者之和，Tout同时向INT0发出中断请求，在处理程序中，读取m1,m2,并转换为转速存入单片机。（4）记数器清零后，返回到（2）。第四节 系统的工作过程P1.0为系统的启动/停止信号输入端，启动时发光二极管LED亮，P1.7为电机转向控制信号端，正转时发光二极管亮。启/停开关置1，则系统开始工作，这时单片机系统给0809一个转换启动信号，开始将外界给的速度模拟量转换成数字量，在INT1中断程序中已经将PA口将转换后的速度数字量读入内存中。而在此时，测速部分也开始工作，在INT0中断程序中，将测速电路的记数值读入，并转换成速度寸入内存，将实际值与设定值相比较，确定当前的速度控制量，也就是确定8253的分频系数，从而确定了FCT和VCT的频率，其中VCT经过P0口送入8253的数据口，而FCT分频数送入两个CD4527比例乘法器的数据输入端，在由OUT1 和OUT2输出相对应的频率脉冲，经电平转换后送入到4752中，使之产生相对应的调制波，经过基极驱动电路放大后驱动开关元件。系统中有电压和电流保护电路，当系统由于某种原因发生故障的时候，可以有效地防止元件的损坏，P1.4接4752的相序控制信号CW，以来控制电动机的转向，P1.3接至保护端。系统对多台电机的控制过程如下：启/停开关置1时，整个系统开始工作，主电路的HL灯亮，各个电机的模拟量速度有比例电位器给定，经过A/D转换器0809的转换后，变为数字量。也是由于有各自的比例电位器，故各机可以微调，也适合统一控制。系统检测到转换完的信号后就将速度的数字中断量在INT1中断处理程序中将主，从电机的速度存入系统，另外测速部分开始工作，通过锁存器封锁其它的电机的主轴脉冲信号，先对主电机开始测速，以便实现主电机的闭环控制，在INT0中断程序中将记数值读入并计算出速度，与给定的速度信号比较，确定当前的速度控制量，从而就能确定主机的FCT和VCT分频数，即确定FCT和VCT的频率。其中VCT的分频数由P0口直接送入8253的数据口，FCT的分频数由P0口送入级联的比例乘法器数据口，再送入8253中，在8253的OUT1和OUT2输出相应的频率脉冲，输入给主机的HEF4752的VCT和FCT端，控制主机的速度稳定后，开始测量从动机的速度，同理将分频系数确定后送入相应的芯片，控制从机的速度与主机的相等，即使n=0。这样可以并接入很多单元，很容易实现多台电机的同步，扩展8155很容易实现，在印染界，纺丝界的电力拖动中经常用到。如图十所示： 图十：系统工作示意图第四章 系统的抗干扰及保护第一节 系统的抗干扰工业环境中的干扰的来源一般是以脉冲形式进入单片机系统，主要是通过以下三条渠道：（1） 空间干扰，是由电磁信号通过空间辐射进入系统。（2） 过程通道干扰，干扰通过与系统相连的前向通道，后向通道及其它系统的相互通道进入。（3） 供电系统干扰，电磁信号通过供电线路进入系统。在一般情况下，单片机系统中后两种干扰远远大于空间干扰，因此，在单片机系统种，对于干扰的防止主要是从防止后两种情况入手。抗干扰的措施有硬件措施以及软件措施两种。硬件措施可以防止大部分干扰，但仍不免有一部分干扰信号进入系统，所以此时软件抗干扰就起到了重要的作用。由于软件抗干扰措施是以CPU为分期代价的，如果没有硬件消除绝大多数干扰，CPU将高负荷工作，无暇顾及正常的工作，严重影响系统的工作效率和实用性。因此，一个成功的抗干扰系统是由硬件和软件两部分构成的。抗干扰可以采用以下几种方法：（1） 光电隔离 在输入和输出通道上采用光电隔离器来进行有很大的好处，它将单片机系统与各种传感器从电气上隔离开来，很大一部分干扰将被阻挡，本系统中电机驱动电路采用了光电隔离器GD，还有过流检测电路也采用了光电隔离，防止误动作。（2） 过电压保护电路 在输入输出通道上应采用一过压保护电路，以防引入高电压，伤害单片机系统。过压保护点路由限流电阻和稳压管组成，限流电阻选择要适宜，太大会引起信号衰减，太小起不到保护稳压管的作用。稳压管的选择也要适宜，其稳压值以略高于最高传送信号电压为宜，太低将对信号起限幅效果，使信号失真。所以本设计不采用这种方法。（3） 抗干扰电源单片机系统供电线路是干扰的主要来源，电源采用隔离变压器接入电网。可以防止电网的干扰侵入单片机系统。隔离变压器与普通变压器的不同之处在于它在初级和次级这间加了一层屏蔽层，并将它和铁芯一起接触。（4） 配置去耦电容原则上每个集成电路芯片上都应安置一个陶瓷电容器，可以消除大部分高频干扰。（5） 接地良好接地也是一种很好的防干扰措施，在实际应用中将不可忽视，本系统既有模拟电路，又有数字电路，因此数字电路和模拟电路要分开，最后只在一点相连接，如果不是这样处理，则会互相干扰。 另外，在电路版PCB设计上，要保证互不干涉的前提下，电阻以及电容的引线要尽可能的短，过孔的数量也要尽量的少，一般不多于2个。整个系统抗外界的电磁干扰还可以用导磁性能较好的材料罩住主芯片，可以破坏外界的强磁干扰。系统使用的芯片除了关键的芯片外，应尽可能使用低速芯片。由于该系统是变频系统，不可避免的会产生强磁场，为防止它对其他的电子器件造成干扰，可在工频电源的引入端加入一个零序电抗器，可有效阻止该系统对外界的电磁干扰。软件抗干扰的方法：（1） 输入信号抗干扰混入测量数据中的干扰信号分周期性和非周期性两种。对于周期性干扰信号来说。在进行模数转换的时候，采用积分变换原理，就可以对其进行有效的抑制。非周期性的干扰信号往往是用数字滤波算法消除的，所谓数字滤波就是通过数学计算来消除干扰的方法。本设计采用其中的算术平均值法，对每个采样点采样4次，染病后求它们的算术平均值作为采样的有效值。（2） 输出信号抗干扰测控系统的输出信息，既有数据信号也有控制信号。这些信号在受到干扰后，就会扰乱系统的正常工作。在软件上解决这一问题的办法是数据和控制信号的重复输出，其输出方式有两种：一种是在数据或控制信号输出后，以最短的周期重复输出原来的信息。另一种是系统输出信息后，CPU应通过检测的通道来检测输出的结果是否正确。（3） 程序抗干扰干扰信号除了能使输入输出数据误差加大，使输入输出状态发生错误造成局部控制失灵外，它还会干扰单片机内部程序使程序运行紊乱，造成系统无法工作，程序干扰技术就是在程序中采用一些措施，及时发现和拦截失控的程序，使程序尽可能无扰动的恢复正常工作，使系统的损失减到最小。本设计采用了指令昂余方法。第二节 保护电路 GTR能通过的最大电流比额定电流高不了多少，因此，对GTR的保护就成了应用的难题，GTR的保护一般是在驱动电路中实现对GTR的自保护。其保护电路的形式依赖于逆变器是电压源供电还是电流源供电。电流源逆变器易于实现负载短路保护，如发生短路现象时，可将所有晶体管开通，以最大限度地发挥电流承受能力，并且把可控整流桥拉入逆变，使存储在电感中的能量逆变回电网；实现开路保护则很困难，必须设置电压钳位电路以限制dvdt，并使尖峰电压值小于晶体管的击穿电压。电压型逆变器实现开路保护容易，实现短路保护难度大些，一般是利用GTR可自关断的特点，故障一旦检出，就迅速关断GTR器件。一般认为GTR损坏的主要原因有： a瞬态过压。由于感性负载或布线电感的影响，GTR关断时会产生瞬态电压尖峰。瞬态过压是GTR二次击穿手主要原因，它的防护一般是给GTR并一RC或RCD网络，消除峰值电压，改善GTR开关工作条件。b过流。流过GTR的电流超过最大允许电流ICM时，可能会使电极引线过热而烧断，或使结温过高而损坏。检测过流信号是技术难点，检测到过流信号后，通常是关闭GTR的基极电流，利用GTR42的自关断能力切断电路。c退饱和。GTR的电路中工作在准饱和状态，但也可因外部电路条件的变化，使它退出了饱和区，进入了放大区，使得集电极耗散功率增大。第五章 软件的设计第一节 程序流程图根据以上的工作原理，本软件由一个主程序和两个中断程序组成。主程序流程图：8253初始化 8155初始化 向两个8253定时器输入分频数T0 T1初始化 记数单元清零，设置中断方式 TR0=1,TR1=0 读转向控制信息 转向控制信息- CW启动 输入主机测速命令 调转速处理子程序 AB 开始 减小至最小 A调W转换成BCD换成算fct分频程序输出到主机FCT VCT分频数输入从动机测速命令调速度处理子程序及将W换成FCT分频数子程序输出到从动机FCT VCT 分频数停机及电机反转减小至最小新的转向信息到CW禁止中断开始Y NNBINT0中断（入口002H） INT1中断（入口0072H） 延迟 TR0=1 TR0=0读取T0记数值m1读取T2记数值m2将m1m2存入内存计算W=Cm1/Cm2存入内存T0,T1记数单元清零TR0=0 TR1=0打开记数器封锁门 返回 启动0809读取数据存入内存 返回转换结束NY转速处理子程序（入口0319H）w=wnn+ww=wn+wm2w=wn-wW=w2-wm1调二-十进制转换子程序将w转换成BCD码换算成相应的FCT分频率数低频区域确定VCT分频数确定FCT分频数输出FCT VCT分频数 返回转速1=转换2w=w1-w2 w0wwm2w=wwwmNYNYNY第二节 地址空间分布表 0000H 复位入口地址0020H的 中断入口地址 中断服务程序区 子程序区 主程序区 子程序区 RAM 0030HT0低四位数 0031H T0高四位数 0032H T1低四位数 0033H T1高四位数 0034H 主动机速度值 0035H 从动机速度值0036H0042H转速处理中间值 0043H 转向信息 0044H0049H BCD转换中间值 0050H主机FCT分频数 0051H主机VCT分频数 0060H 从机FCT分频数 0061H 从机VCT分频数 程序清单ORG 0000H0000 LJMP START ORG 0003H0003 LJMP INTO ORG 0013H0013 LJMP INT1 ORG 0020H0020 INTO： MOV R2 #0FH ；测速中断服务程序0022 DJNZ R2 , INTO 0024 CLR TR10026 CLR TR00028 MOV 30H, TLO002B MOV 31H, THO002E MOV 32H, TL10031 MOV 33H, TH1 0034 MOV 50H, #00H0037 MOV 51H, #0A74003A LCALL CHENGO003D LCALL DIV0040 MOV 30H, 60H0043 MOV 31H, THO0046 MOV 50H, #02H0049 MOV 51H, #00H004C MOV 32H, #1EH004F MOV 33H, #00H0052 CAL DIV 0055 MOV 30H, 60H0058 MOV 31H, 61H005B LCALL CHENGO005E MOV 35H, 60H0061 MOV TH1, #00H0064 MOV THL, #00H0067 MOV THO, #00H006A MOV TLO, #00H 006D CLR P1.5 006F SETB EXO0071 RET1 0072 INT1: MOV DPTR, #37FFH ;给定中断服务程序 0075 MOV DPTR, A 0076 MOV R0, LP00078 LP0 NOP MOV0079 DJNZ R0， LP0 007B MOVX A， DPTR 007C MOV 34H, A007E SETB EX1 0080 RET1 0081 CHENGO: MOV R0, 30H ;双字节乘法子程序0083 MOV R1, 31H0085 MOV R2, 50H0087 MOV R3, 51H0089 MOV R4, #00H008B MOV R5, #00H008D MOV R6, #00H 008F MOV R7, #00H0091 MOV 2AH, #10H 0094 LCALL CHENG30097 LOOPO: SJMP LOOPO 0099 CHENG3: MOV A, R4009A ADD A, R4009B MOV R4, A009C MOV A, R5009D ADDC A, R5009E MOV A, R6009F ADDC A, R600A0 MOV A, R700A1 ADDC A, R700A2 MOV R7, A 00A3 MOV A, R200A4 ADD A, R200A5 MOV R2, A00A6 MOV A, R300A7 ADDC A, R300A8 MOV R3, A00A9 JNC CHENG00AB MOV A, R400AC ADD A, R000AD MOV R4, A00AE MOV A, R500AF ADDC A, R100B0 MOV R5, A00B1 MOV A, R600B2 ADDC A, #00H00B4 MOV R6, A00B5 MOV R7, A 00B6 ADDC A, #00H00B8 MOV R7, AOV00B9 CHENG: DJNZ 2AH, CHENG300BC MOV 60H, R400BE MOV 61H, R500C0 MOV 62H, R600C2 MOV 63H, R700C4 RET00C5 DIV: MOV R7, #00H ;双字节除法子程序00C7 MOV R6, #00H00C9 MOV R4, #00H00CB MOV R3, 32H00CD MOV R2. 32H00CF MOV R7, #20H00D1 DVL1: LCALL RLN100D4 CLR C00D5 MOV A, R200D6 SUBB A, R200D7 MOV R4, A00D8 MOV A, R500D9 SUBB A, R300DA MOV R5, A00DB MOV A, R600DC SUBB A, #00H00DE MOV R6 A00DF JC DVL200E1 SETB 30H00E3 DVL3: DJNZ R7, DVL100E5 LCALL RLN00E8 RET00E9 DVL2: MOV A, R400EA ADD A, R200EB MOV R4, A00EC MOV A, R500ED ADDC A, R300EE MOV R5, A00EF MOV A, R600F0 ADDC A, #00H00F2 MOV R6, A00F3 CLR 30H00F5 LJMP DVL300F8 RLN: MOV R0, #04H00FA MOV C, 30H00FC MOV R1, #60H00FE RLN0: MOV A, R100FF RLC A0100 MOV R1, A0101 INC R10102 DJNZ R0, RLNO0104 RET0105 RLN1:MOV A, R40106 RLC A0107 MOV R4, A0108 MOV A, R50109 RLC A010A MOV R5, A010B MOV A, R6010C RLC A;010D MOV R6, A010E RET ORG 0200H0200 START: MOV DPTR, #3100H ；主程序，初始化 81550203 MOV A, #0C3H0205 MOV DPTR, #3101H ;A口，B口输出0208 MOV, #00H020A MOVX DPTR, A020B MOV DPTR, #3104H 020E MOV A, #00H0210 MOVX DPTR, #3104H ；置定时间常数0211 MOV A, #0C3H0214 MOV A, #E8H0216 MOVX DPTR, A0217 MOV DPTR, #3105H021A MOV A, #0C3H021C MOVX DPTR, A021D MOV DPTR, #2FFFH ;初始化控制主机的 82530220 MOV A, #36H0222 MOVX DPTR, A ;置8253三个记数器 方式30223 MOV DPTR, #76H0025 MOVX DPTR, A0226 MOV A, #0B6H0228 MOVX DPTR, A0229 MOV MOV DPTR, #29FFH ;指向记数器0022C MOV A, #07H022E MOVX DPTR, A ； 写入分频数7 022F MOV A, #00H0231 MOVX DPTR, A0232 MOV DPTR, #2DFFH ;指向记数器20235 MOV A, #OCH0237 MOVX DPTR, A ;写入分频数120238 MOV A, #00H023A MOVX DPTR, A023B MOV DPTR, #3FFFH ;初始化控制从动机 的8253023E MOV A. #36H0240 MOVX DPTR, A ;置8253三个计数 器方式30241 MOV DPTR, #760243 MOVX DPTR, A0244 MOV A, #B6H0246 MOVX DPTR, A0247 MOV DPTR, #39FFH ;指向记数器0024A MOV A, #07H024C MOVX DPTR, #39FFH ;写入分频数7024D MOV A, #00H024F MOVX DPTR, A0250 MOV DPTR, #3DFFH ;指向记数器20253 MOV A, #OCH 0255 MOVX DPTR, A ;写入分频数120256 MOV A, #00H0258 MOVX DPTR, A 0259 MOV TMOD, #55H ；置8031定时和中断方式025C MOV TH1, #00H025F MOV TL1, #00H0262 MOV TH0, #00H0265 MOV TL0, #00H0268 MOV TCON, #55H026B MOV IE, #85H026E MOV C, P1.7 ；取转向控制信息0270 MOV 00H, C0272 MOV A, 20H0274 ANL A, #01H0276 MOV 70H, A0278 MOV P1.4, C027A LOOP20: MOV C, P1.0 ；启动吗？ 没有等待 027C JC LOOP20027E CLR P1.30280 LOOP7: MOV A, #01H ；送测主机速命令0282 MOV DPTR, #1FFFH0285 SETB P1.50287 MOV R0, #02H0289 MOV R1, #2BH028B MOV 34H, 60H028E MOV 35H, 61H0291 LCALL ZSCL ;调转速处理子程序0294 MOV A, #02H0296 MOV DPTR, #1FFFH ；送测从机转速命令0299 SETB P1.5029B MOV R0, #01H029D MOV R1, #3BH029F MOV 35H, #62H02A5 LCALL ZSCL ；调转速处理子程序02A8 LOOP9: MOV C, P1.002AA JC LOOP11 ；停机？不停机取02AC MOV C, P1.702AE MOV 10H, C ； 转向信息02B0 MOV A, 22H02B2 ANL A, #01H02B4 XRL A, 70H02B6 JZ LOOP2002B8 CLR C02B9 MOV A, 41H ; 新的转向信息02BB LOOP14: SUBB A, #01H02BD MOV 43H, A ；减小主从机fFCT02BF ANL A, #0FH02C1 SUBB A, #0AH02C3 JC LOOP13 ; 新的转向信息送 475202C5 MOV A, 43H02C7 SUBB A, #06H02C9 LOOP15; MOV DPTR, A02CC MOVX DPTR, A02CD MOV DPTR, #3101H02D0 MOVX DPTR, A02D1 CJNE A, #01H,LOOP1402D4 MOV C, 10H02D6 MOV P1.4, C02D8 LJMP LOOP702D8 LOOP13: MOV A, 43H02DD SJMP LOOP1502DF LOOP11: CLR EX1 ；停机处理程序 02E1 CLR EX002E3 SETB P1.3 ;禁止中断02E5 MOV A, 41H02E7 CLR C02E8 LP11: SUBB A, #01H ;减小主从机fFCT 02EA MOV 44H, A ;返回开始端02EC ANL A, 44H02EE JC LP1002F0 MOV A. 44H02F2 SUBB A, #06H02F4 LP12: MOV DPTR, #3102H02F7 MOVX DPTR, A02F8 MOVX DPTR, A02FC CJNE A, #01H, LP1102FF LJMP START0302 LP10: MOV A, 40H0304 SJMP LP120306 BCD: MOV A, 49H ;二-十进制转换子程序0308 MOV B, #64H030B DIV AB ;入口49H030C MOV 42H, A030E MOV A, #49H ;出口;百位42H 十个位41H 0310 XCH A, B0312 DIV AB0313 SWAP A0314 ADD A, B0316 MOV 41H, A0318 RET0319 ZSCL: MOV A, 35H ;转速处理子程序031B CJNE A, 34H, LOOP2032E SJMP LOOP30320 LOOP2: CLR C0321 SUBB A, 34H ;取w0323 MOV 39H, A 0325 JC LOOP4 ;w0? 0327 SUBB A, 37H0329 JC LOOP4032B SJMP LOOP5032D LOOP4: MOV 38H, A032F MOV A, #00H ; 取w0331 CLR C0332 SUBB A, 38H0034 SJMP LOOP60036 LOOP5: MOV A, #35H0038 SUBB A, 37H003A LJMP LOOP7003D LOOP6: SUBB A, 37H ；wwm?033F JC LOOP30341 MOV A, 35H ;不大于w=wm+w0343 ADD A, 37H0345 LJMP LOOP7 ; 大于w=wm+w0348 LOOP3: MOV A, 34H034A MOV 49H, A 034C LCALL BCD ;转换成十进制034F MOV A, 34H0351 MOV DPL, R00353 MOV DPH, #31H ；送到相应控制口0356 MOVX DPTR, A0357 CJNE A, #14H, LOOP8 ；高频吗？035A LOOP10: MOV DPH, R1035C MOV DPL, #0FFH ；是fVCT=fVCT额0361 MOVX DPTR, A0362 MOV A, #06H0364 MOVX DPTR, A0365 LJMP LOOP90368 LOOP8: JNC LOOP10036A MOV DPH, #0FFH036F MOV A, #0EH0371 MOVX DPTR, A0372 MOV A, #00H0374 MOVX DPTR, A0375 RET INCLUDE IN HASHTABSTART: 200INT0: 20INT1: 72CHENGO: 81DIV: C5LP0: 78CHENG3: 99LOOP0: 97CHENG: B9 DVL1: D1RLN1: 105DIV2: E9DIV3: E3RLN: F8RLN0: FELOOP20: 27ALOOP7: 280ZSCL: 319LOOP9: 2A8LOOP11: 2DFLOOP14: 2BBLOOP13: 2DBLOOP15: 2C9LP11: 2E8LP10: 302LP12: 2F4BCD: 306LOOP2: 320LOOP3: 348LOOP4: 32DLOOP5: 336LOOP6: 33DLOOP8: 368 第六章 英文文献翻译DALLAS 时钟芯片DS1302是美国DALLAS公司推出的低功耗时钟芯片,它的结构和性能介绍如下： 它可以对年、月、日、周日、时、分、秒进行计时，且在2100年以前具有闰年补偿功能； 有备用电源的31字节临时存放数据的RAM寄存器； 小型化I/O封装； 可操作电压2.05V； 在2.0V电压下工作电流小于300nA； 在时钟或者RAM数据读写情况下可进行单字节或多字节（爆发模式）转换； 8针DIP或者可选择的8针SOICS焊接表面； 简单的三线与CPU连接； TTL兼容的电源电压Vcc=5V； 工厂工作温度范围-40到80； 与DS1202兼容； 在DS1202的基础上增加了一些性能； 可供选择的Vcc1性能； 具有外接电源和内置式电源引脚； 备用电压引脚可由电池提供和高级电源输入； 内有7个与日期、年、月等相干的RAM存储器。 引脚分配 引脚描述 X1，X232.768KHz晶振输入引脚 GND接地线 RST复位键 I/O数据输入/输出口 SCLK时钟系列 Vcc1.Vcc2电源输入引脚 描述： DS1302涓细充电时钟芯片内含有一个31个字节静态RAM。他和一个内部微处理器通过一个简单的借口进行通信。日历寄存器将提供秒、分钟、小时、日、日期、月和年的信息。月末会在31天的范围内进行自动调整包括闰年的修正。时钟有两种运行模式：24小时和12小时制标以上午或下午以示区别。 DS1302采用三线接口进行同步通信分别是:1)RST；2）I/O（日期线）；3）SCLK（时钟系列）。数据可以被输入/输出时钟寄存器1字节一次或突变31字节一次，DS1302可以在低电压下工作并且保持日期和时间信息不超过1微瓦 DS1302是DS1202的升级产品，在DS1302的时钟保持功基础上增加主电源/后备双电源引脚，可编程的涓细充电端Vcc1和7个外加字节的片闪寄存器。使用操作：Vcc1Vcc1示单一操作电源，可以在主电源和后备电源进行涓细充电，外供能量源接在这个引脚上，UL标准保证接入电源时不会接反。真实时间和RAM。当数据开始传送时，复位键为高电平，把8字节压入RAM。可供转移数据的寄存器提供双方的地址和控制信息。数据被依次地在SCLK的上升沿存入。在40字节的前8字节将会被最先读出和写入。在时钟周期的循环范围内，不是一个字节传送就是一个突发方式产生，时钟周期装在输入移位寄存器中，在一次附加的时钟周期内，一次读操作输一次数据或者写入一次数据。时钟脉冲的数量相当于8加的字节模式或者是8脉冲直到248的突发方式。控制字节 控制字节每个数据开始为一个控制字节，最高位7必须为逻辑1，如果它为0则不能把数据写入到DS1302中；位6是日历时钟数据，如果它为0，表示存取日历时钟数据，为1表示存取RAM数据；位5到位1，指示操作单位地址；最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从低位开始输出。复位和时钟控制通过把RST输入驱动置高电平来启动所有数据的传送。RST输入有有2种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位控制器；其次，RST提供了终止单字节或多字节数据的传送手段。当RST为高电平时，所有的数据传送被初始化， 允许对DS1302进行操作。如果在传送过程中置RST为低电平， 则会终止此次数据传送，并且I/O引脚变为高阻态。上电运行时，在VCC大于2.5V之前，RST必须保持低电平。只有SCLK为低电平时，才能将RST置为高电平。数据输入输出：在控制指令输入后的下一个SCLK时钟的上升沿时数据被写入DS1302，数据输入从低位即位0开始。同样，在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据，读出数据时从低位0位到高位7。突发方式突发方式特别是在时钟体力或者标注为31号的RAM（地址/控制字节=逻辑1），位6为时钟日历，位0为用于或写在9 31 的时钟日历寄存器中，开始于位0。和DS1202相比，当以突发方式写入时钟寄存器，前8个被依次写入以备数据的传送，不管全部31个RAM寄存器写入或没有，都将被写入。时钟日历被包含于7个读/写寄存器中，日期在时钟日历寄存器中为二进制（BCD）码表示的十进制。时钟停止符时钟停止符是一2秒寄存器为定义的，当它为逻辑电平1时，时钟晶振将会停止，DS1302将会以一种小于100nA的电流的省电模式启动；当它被写入0时，开始电源没有被定义。AM PM/12 24小时寄存器的位7被定义为12或24模式选择位。当为高电平时，12时制的模式被选中；当其位低电平时，24模式的时制被选中。位5时AM/PM位为高逻辑电平是PM，在24小时制中，位5是第二10小时位（20 23）。写保护位，控制寄存器中的位7是写保护位。前7位（位0 6）兵器强制为0且总是读一个0。当它被读取时，在时钟寄存器或RAM其他的写操作之前，位7必须为0。当他为高电平时，写保护位阻止对其他寄存器的任何一个写操作。开始启动的电压没有明确的规定。因此当试图写入装置时，WP位要清0。涓细充电器它将控制DS1302的涓细特性，其特性简列如下：涓细充电器的（4 7位）控制涓细充电的选择。为了阻止偶然的可能，只有一种类型1010可能，其他均不可控制。当涓细充电器不可能时DS1302上电。二极管选择位（2 3）（DS）选择一个或二个二极管连接在Vcc1和Vcc2之间。如果DS是01，一个二极管被连接；如果DS是10，则有2个二极管被选中；当DS是00或11时，涓细充电器不可能和TCS独立。RS位（0 1）选择Vc1和Vcc2之间电阻，具体选择方式如下：00 没有选中01 R1 2K10 R2 4K11 R3 8K如果RS是00，则涓细充电器受TCS控制。二极管和电阻选择受使用者最大所需要的电池或超级充电器的电流。最大充电流可以按以下的例子计算：假设一个5V的供电系统加在Vcc2的上，另一端接在Vcc1上。再假设涓细充电器在一个二极管和一个电阻R1接在Vcc1和Vcc2之间可行。最大电流Imax将按以下计算：Imax=（5-二极管的电压落差）/R1 （5-0.7）/2K 2.2mA明显地，作为高级概貌充电器电压查在Vcc1和Vcc2之差，因此充电器的电流将会降低。时钟/日历模式时钟/日历控制字节指的是突发模式操作。在这种模式中，前8位时钟/日历寄存器将可被连续的读写。开始于地址0的位0。当写保护位是高电平时，一个写时钟/日历的突发模式被指定，没有数据被传送到其他的8个时钟/日历寄存器（包括控制寄存器）。涓细将在突发模式中不可用。RAM318字节的静态RAM在RAM的地址空间中连续存放。RAM的突发模式RAM的控制字节指定为突发模式操作。在这种模式中，318的RAM存储器将可以被连续的读和写，开始于地址0的0字节。晶振选择32768Hz的晶振可以直接介入DS1302的X1，X2引脚，选用的晶振源应有一个指定的电容6pF，为了更多的晶振源选择和晶振源布局考虑。电源控制VCC1的电源提供将可由单一的电源或电池组控制的系统如低压后备电源。VCC2将提供原始的双重的供电系统在VCC1连接在后备电源的情况下，来维持时间和日期，当系统失去外界电源的时候。DS1302将由VCC1、VCC2中电压较大者供电。当VCC2大于VCC1 0.2V时，DS1302由VCC2供电；当VCC2小于VCC1时，DS1302由VCC1供电。绝对的规定值加在每个引脚相对于地线的电压： -0.5V到+7.0V可操作的温度：0到70储存的温度：-55到+125焊接的温度：260 持续10秒在这种或其他的条件下，非常强调的功能操作要求。超出那种条件的操作没有详细的指出。在长时间的工作下，强调出它的绝对规定值是不可靠的。DALLAS半导体DS1302生产建立在长时间的可靠生产经验和高要求的标准上。所有的DALLAS半导体装置用同样的生产材料和加工制造方法。然而，不同版本标准暴露于自然环境应力不同，如：刻痕，在工业应用要求一些产品通过这一系列的环境应力的标准鉴定上，有些由于他们的产品扩大使用温度范围或高可靠度的规定而被表示为IND或N。了解关于这些产品指定的可靠度，请联系DALLAS公司：（972）371-4448。 声明支流电的操作环境（0到70） 直流电子特性（0到70：VCC=2.0V到5.5V） 最大TYP单位参量标志记录： 漏出输入：ILI +500 A 6 I/O漏出： ILO +500 A 6 VCC=2.0V 1.6 逻辑 1 输出VOH VCC=5V 2.4V VCC=2.0V 0.4 逻辑 0 输出VOL VCC=5V 0.4V VCC1=2.0V 0.4 可提供的电流 ICC1A VCC1=5V 1.2mA VCC1=2.0V 0.3 时间保持电流 ICC1T VCC1=5V 1A VCC1=2.0V 100 支持电流 ICC1S VCC1=5V 100nA VCC2=2.0V 0.425 可提供的电流 ICC2A VCC2=5V 1.28mA VCC2=2.0V 25.3 时间保持电流 ICC2T VCC2=5V 81A VCC2=2.0V 25 支持电流 ICC2S VCC2=5V 80A涓细充电寄存器涓细充电二极管的电压差 VTD 0.7V除非其他特别声明。容量（TA=25）最大TYP分钟单位参量标记记录接入电容 CI 10pFI/O电容 CI/O 15pF晶振电容 CX 6pF交流电子特性（0到70：VCC=2.0V到5.5V）最大TYP分钟单位参量标记记录VCC=2.0V 200 CLK数据 建立 DC VCC=5V 50ns 7除非其他特别声明。记录：1. 所有电压参考地面电压。2. 逻辑电压被指定在一种电源上1mA在VCC=5V和0.4mA在VCC=2.0V，VOH=VCC 有电容负载下。3. 逻辑电平0被指定在电流的下沉边缘4mA在VCC=5V和1.5mA在VCC=2.0V，VOL=GND 有电容负载下。4. ICC1T和ICC2T被指定I/O开，RST设置成逻辑“0”，时钟终止标记=0。5. ICC1A和ICC2A被指定为I/O针开的情况，RST为高电平，SCLK=2MHz在VCC=5V；SCLK=500kHz，VCC=2.0V和时钟终止=0下。6. RST，SCLK和I/O都有40k欧姆接地下拉电阻。7. 在VIH=2.0V或VIL=0.8V和10ms最大上升和下降沿测量。8. 在VOH=2.4V或VOL=0.4V测量。9. 负载电容=50pF.10. ICC1S和ICC2S被指定为RST，I/O，SCLK开。时钟终止标记被设置为逻辑1。11. VCC=VCC2，当VCC2VCC1 +0.2V；VCC=VCC1，当VCC1VCC2。12. VCC2=0V。13. VCC1=0V。14. 典型值在25。结束语 经过为时一个学期的努力，加上李老师的精心指导，终于完成了此次毕业设计。这次设计是用数字控制系统来完成对PWM交流电机变频调速的控制。设计中给出了PWM变频调速系统的一些知识，以及8031最小系统以及HEF4752芯片构造的数字控制系统，同时还包括驱动主电路，软件的设计等。在毕业设计的过程中，自己付出了很大的精力，但是在这个过程中同时也收获了很多。毕业设计锻炼了我动手分析解决问题的能力。在最初制定方案的时候，我换了很多种构思方案，自己钻研了一些问题，时常去图书馆查阅资料。这样，不但熟悉了以前学到的一些知识，比如单片机技术，以及机电传动技术，还了解到了以前没有接触过的一些东西。比如HEF4752芯片的结构以及它的功能。 由于自己没有实际的工作经验，相信自己的设计还有很多不完善的地方。希望大家能帮忙指正。参考文献参考书： 1）张少君 杜金城 编著，交流调速原理及应用 中国电力出版社 2003 2）李永东 主编，交流电机数字控制系统 机械工业出版社 2002 3）张海根 主编，机电传动控制 高等教育出版社 2001 4）胡乾斌 主编，单片微型计算机原理与应用 华中科技大学出版社 2006 5）刘乐善 主编，微型计算机接口技术及应用 华中科技大学出版社 2000参考期刊： 1）唐建华 张代润 三相SPWM发生器HEF4752在变频调速系统中的应用，电源技术应用，2005年第三期 2）周红波 一种单片机控制的变频调速系统设计，测控自动化3）沈毅，韩瑶香，单片机控制变频调速系统，郑州纺织工学院学报，1999附录：英文原文DALLASSEMICONDUCTOR DS1302 Trickle Charge Timekeeping ChipFEATURESReal time clock counts seconds, minutes, hours, date of the month, month, day of the week, and year with leap year compensation valid up to 2100. 318 RAM for scratchpad data storage Serial I/O for minimum pin count 2.0 5.5 volt full operation Uses less than 300nA at 2.0 volts Single byte or multiple byte (burst mode) data transfer for read or write of clock or RAM data.8pin DIP or optional 8 pin SOICS for surface mountSimple 3 wire interfaceTTL compatible (VCC=5V)Optional industrial temperature range 40to+85DS1202 compatibleAdded features over DS1202Optional trickle charge capability to Vcc1Dual power supply pins for primary and backup power suppliesBackup power supply pin can be used for battery or super cap inputAdditional scratchpad memory (7 bytes)PIN ASSIGNMENTPIN DESCRIPTIONX1, X2 32.768 kHz Crystal PinsGND Ground RST Reset I/O Data Input/OutputSCLK Serial ClockVcc1, Vcc2 Power Supply PinsDESCRIPTIONThe DS1302 Trickle Charge Timekeeping Chip contains a real time clock/calendar and 31 bytes of static RAM. It communicates with a microprocessor via a simple serial interface. The real time clock/calendar provides seconds, minutes, hours, day, date, month, and year information. The end of the month date is automatically adjusted for months with less than 31 days, including corrections for leap year. The clock operates in either the 24 hour or 12 hour format with an AM/PM indicator.Interfacing the DS1302 with a microprocessor is simplified by using synchronous serial communication. Only three wires are required to communicate with the clock/RAM: (1) RST (Reset), (2) I/O (Data line), and (3) SCLK (Serial clock). Data can be transferred to and from the clock/RAM 1 byte at a time or in a burst of up to 31 bytes. The DS1302 is designed to operate on very low power and retain data and clock information on less than 1 microwatt.The DS1302 is the successor to the DS1202. In addition to the basic timekeeping functions of the DS1202, the DS1302 has the additional features of dual power pins for primary and back up power supplies, programmable trickle charger for Vcc1, and seven additional bytes of scratchpad memory.OPERATIONThe main elements of the Serial Timekeeper are shown in Figure 1: shift register, control logic, oscillator, real time clock, and RAM. To initiate any transfer of data, RST is taken high and 8 bits are loaded into the shift register providing both address and command information. Data is serially input on the rising edge of the SCLK. The first 8 bits specify which of 40 bytes will be accessed, whether a read or write cycle will take place, and whether a byte or burst mode transfer is to occur. After the first eight clock cycles have loaded the command word into the shift register, additional clocks will output data for a read or input data for a write. The number of clock pulses equals 8 plus 8 for byte mode or 8 plus up to 248 for burst mode.COMMAND BYTEThe command byte is shown in Figure 2. Each data transfer is initiated by a command byte. The MSB (Bit 7) must be logic 1. If it is 0, writes to the DS1302 will be disabled. Bit 6 specifies clock/calendar data if logic 0 or RAM data if logic 1. Bits 1 through 5 specify the designated registers to be input or output, and the LSB (bit 0) specifies a write operation (input) if logic 0 or read operation (output) if logic 1. The command byte is always input starting with the LSB (bit 0).RESET AND CLOCK CONTROLAll data transfers are initiated by driving the RST input high. The RST input serves two functions. First, RST turn on the control logic which allows access to the shift register for the address/command sequence. Second, the RST signal provides a method of terminating either single byte or multiple byte data transfer. A clock cycle is a sequence of a falling edge followed by a rising edge. For data inputs, data must be valid during the rising edge of the clock and data bits are output on the falling edge of clock. If the RST input is low all data transfer terminates and the I/O pin goes to a high impedance state. Data transfer is illustrated in Figure 3. At power up, RST must be logic 0 until VCC 2.5 volts. Also SCLK must be at logic 0 when RST is driven to logic 1 state.DATA INPUTFollowing the eight SCLK cycles that input a write command byte, a data byte is input on the rising edge of the next eight SCLK cycles. Additional SCLK cycles are ignored should they inadvertently occur. Data is input starting with bit 0.DATA OUTPUTFollowing the eight SCLK cycles that input a read command byte, a data byte is output on the falling edge of the next eight SCLK cycles. Note that the first data bit to be transmitted occurs on the first falling edge after the last bit of the command byte is written. Additional SCLK cycles retransmit the data bytes should they inadvertently occur so long as RST remains high. This operation permits continuous burst mode read capability. Also, the I/O pin is tri stated upon each rising edge of SCLK. Data is output starting with bit 0.BURST MODEBurst mode may be specified for either the clock/calendar or the RAM registers by addressing location 31 decimal (address/command bits 1 through 5 = logic 1). As before, bit 6 specifies clock or RAM and bit 0 specifies read or write. There is no data storage capacity at locations 9 through 31 in the Clock/Calendar Registers or location 31 in the RAM register. Reads or writes in burst mode start with bit 0 of address 0. As in the case with the DS1202, when writing to the clock registers in the burst mode,the first eight registers must be written in order for the data to be transferred. However, when writing to RAM in burst mode, it is not necessary to write all 31 bytes for the data to transfer. Each byte that is written will be transferred to RAM regardless of whether all 31 bytes are written or not.DS1302CLOCK/CALENDARThe clock/calendar is contained in seven write/read registers as shown in Figure 4. Data contained in the clock/calendar registers is in binary coded decimal format (BCD).CLOCK HALT FLAGBit 7 of the seconds register is defined as the clock halt flag. When this bit is set to logic 1, the clock oscillator is stopped and the DS1302 is placed into a low power standby mode with a current drain of less than 100nA. When this bit is written to logic 0, the clock will start. The initial power on state is not defined.AM PM/12 24Bit 7 of the hours register is defined as the 12 or 24 hour mode select bit. When high, the 12 hour mode is selected. In the 12 hour mode, bit 5 is the AM/PM bit with logic high being PM. In the 24 hour mode, bit 5 is the second 10 hour bit (20 23 hours)WRITE PROTECT BITBit 7 of the control register is the write protect bit. The first seven bits (bits 0 6) are forced to 0 and will always read a 0 when read. Before any write operation to the clock or RAM, bit 7 must be 0. When high, the write protect bit prevents a write operation to any other register. The initial power on state is not defined. Therefore the WP bit should be cleared before attempting to write to the device.TRICKLE CHARGE REGISTERThis register controls the trickle charge characteristics of the DS1302. The simplified schematic shows the basic components of the trickle charger. The trickle charge select (TCS) bits (bits 4- 7) control the selection of the trickle charger. In order to prevent accidental enabling, only a pattern of 1010 will enable the trickle charger. All other patterns will disable the trickle charger. The DS1302 powers up with the trickle charger disabled. The diode select (DS) bits (bits 2 3) select whether one diode or two diodes are connected between Vcc2 and Vcc1. If DS is 01, one diode is selected or if DS id 10, two diodes are selected. If DS is 00 or 11, the trickle charger is disabled independently of TCS. The RS bits (bits 0 1) select the resistor that is connected between Vcc2 and Vcc1. The resistor selected by the resistor select (RS) bits is as follows:RS Bits Resistor Typical Value00 None None01 R1 2K10 R2 4K11 R3 8KIf RS is 00, the trickle charger is disabled independently of TCS. Diode and resistor selection is determined by the user according to the maximum current desired for battery or super cap charging. The maximum charging current can be calculated as illustrated in the following example. Assume that a system power supply of 5V is applied to Vcc2 and a super cap is connected to Vcc1. Also assume that the trickle charger has been enabled with one diode and resistor R1 between Vcc2 and Vcc1. The maximum current I max should therefore be calculated as follows:I max = (5.0V diode drop)/R1()5.0V 0.7V)/2K2.2mAObviously, as the super cap charges, the voltage drop between Vcc2 and Vcc1 will decrease and therefore the charge current will decrease.CLOCK/CALENDAR BURST MODEThe clock/calendar command byte specifies burst mode operation. In this mode this first eight clock/calendar registers can be consecutively read or written (see Figure 4) starting with bit 0 of address 0. If the write protect bit is set high when a write clock/calendar burst mode is specified, no data transfer will occur to any of the eight clock/calendar registers (this includes the control register). The trickle charger is not accessible in burst mode.RAMThe static RAM is 318 bytes addressed consecutively in the RAM address space.RAM BURST MODEThe RAM command byte specifies burst mode operation. In this mode, the 31 RAM registers can be consecutively read or write (see Figure 4) starting with bit 0 of address 0.CRYSTAL SELECTIONA 32.768 kHz crystal can be directly connected to the DS1302 via pins 2 and 3 (X1, X2).The crystal selected for use should have a specified load capacitance (CL) of 6 p F. For more information on crystal selection and crystal layout consideration, please consult Application Note 58,
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
|
2:不支持迅雷下载,请使用浏览器下载
3:不支持QQ浏览器下载,请用其他浏览器
4:下载后的文档和图纸-无水印
5:文档经过压缩，下载后原文更清晰
|
川公网安备: 51019002004831号