EDA技术与数字系统设计.ppt_第1页
EDA技术与数字系统设计.ppt_第2页
EDA技术与数字系统设计.ppt_第3页
EDA技术与数字系统设计.ppt_第4页
EDA技术与数字系统设计.ppt_第5页
已阅读5页,还剩43页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

eda技术与 数字系统设计,授课教师:高忠坚 电话号码学习建议与考查方式,工程类课程 需要扎实的理论基础,主要内容是数字系统设计; 掌握verilog hdl语法 学习开发工具的使用并熟悉eda开发流程 遇到问题多思考、多消化、多总结(多花点时间) 考查方式 闭卷考试 期末考试65,实验25(自主行实验12 ),平时成绩5,考勤5,本课程安排,第1章 eda综述 第2章 可编程逻辑器件 第3章 quartus ii9.0软件 第4章 verilog hdl语法 第5章 数字系统设计与实现 第6章 fpga/cpld器件的配置,知行合一,教学目的:,了解一类器件 掌握一门设计语言 熟悉一种设计工具,教材及参考资料,参考资料 verilog数字系统设计夏宇闻, 北京航空出版社 fpga现代数字系统设计马建国、孟宪元 等编著 清华大学出版社 深入浅出玩转fpga吴厚航 等编著 北京航天航空出版社 资源:网站:www.a、华清远见、黑金视频,第1章 eda综述,1.1 eda技术的发展,1. eda技术的涵义 什么叫eda技术?eda是electronic design automation(电子设计自动化)的缩写 。eda技术就是依靠功能强大的电子计算机,在eda工具软件平台上,对以硬件描述语言hdl(hardware description language)为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译、化简、分割、综合、优化和仿真,直至下载到可编程逻辑器件cpld/fpga或专用集成电路asic芯片中,实现既定的电子电路设计功能。,1.1 eda技术的发展阶段,1电子系统设计cad是eda发展的初级阶段(20世纪60年代中期80年代初)。 2电子系统设计cae是eda发展的中级阶段( 20世纪80年代初90年代初)。 3以可编程器件为核心的eda技术是eda发展的高级阶段( 20世纪90年代以来),1.2 eda技术的构成要素,1大规模可编程器件-载体 2硬件描述语言-主要表达手段 3软件开发环境-智能、自动化工具 4实验开发环境-下载与硬件验证工具,hdl语言的特点:,(1)具有较强的电路描述能力; (2)易于传递、修改、保存、重复利用设计; (3)易于层次化和结构化设计; (4)与具体硬件电路的设计平台无关。,1.3.1 eda常用工具,eda工具大致可以分为如下五个模块。,1.3.3 hdl综合器与仿真器,综合的目的就是将多个模块化设计合并成网表文件,使层次设计平面化。 综合是把软件设计的hdl描述与硬件结构挂钩,是实现软件转化为硬件的关键,是文字描述与硬件实现之间的一座桥梁。 因此hdl仿真器的仿真速度、仿真的准确性和易用性成为衡量仿真器的重要指标,1.3.5 适配器(布局、布线器),适配器的任务是完成目标系统在器件上的布局布线。适配,即结构综合,通常由可编程逻辑器件生产厂商提供的专门针对器件开发的软件来完成。 适配器最后输出的是各厂商自己定义的下载文件,用于下载到器件中以实现设计。,1.3.6 下载器,下载是在功能仿真与时序仿真正确的前提下,将综合后形成的位流下载到具体的fpga芯片中,也叫芯片配置。fpga设计有两种配置形式:直接由计算机经过专用下载电缆进行配置;由外围配置芯片进行上电时自动配置。,1简述基于可编程器件的eda技术的构成要素有哪些? 2简述基于可编程器件的eda技术的设计流程。,作业,第2章 可编程逻辑器件 (programmable logic device ,pld),由多个多输入或门组成,用以产生或项,即将输入的某些乘积项相加。,fpga(fild programmable gate arrey ),主要由逻辑块、输入/输出模块、可编程互连资源及sram结构的配置存储单元构成。,2.1.3 现场可编程门阵列(fpga)的基本原理,1.可编程逻辑块(clb),2.1.3 现场可编程门阵列(fpga)的基本原理 1可编程逻辑块(clb),2.输入输出模块(iob),2.1.3 现场可编程门阵列(fpga)的基本原理 2.输入输出模块(iob),第三章 quartus ii9.0软件,第四章 verilog hdl语法,第四章 verilog hdl语法,模块的构成,元件例化(实例引用),元件,元件例化(实例引用),第四章 verilog hdl语法,“assign”语句是描述组合逻辑最常用的方法之一。 而“always ”块既可用于描述组合逻辑也可描采用时序逻辑,verilog hdl基本语法总结,测试文件的编写,避免冒险和竞争,数据类型及其常量和变量,memory存储器变量,运算符优先级,位拼接与位缩减运算符,阻塞与非阻塞,阻塞与非阻塞,块语句,条件表达式语句,循环语句,结构说明语句,结构说明语句,task与

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论