关 键 词：

可控 频率 合成器 设计

资源描述：

可控频率合成器设计,可控,频率,合成器,设计

内容简介：

- 43 -第一章 绪论1.1 锁相环路 锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。锁相环路有其独特的优良性能，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器和解调器。它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。70年代以来，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路。本文采用锁相式频率合成的实现方法，实现中必须解决的关键技术问题是减小相位噪声，以满足用户提出的较为苛刻的相位噪声指标。本课题是设计一个由单片机、定时计数器及单片机集成锁相环路组成的可程控频率合成器，所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。1.2 锁相技术发展 锁相原理在数学理论方面，早在30年代无线电技术发展的初期就己出现。1930年己建立了同步控制理论的基础。1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述，用锁相环路提取相干载波来完成同步检波。到了40年代，电视接收机的同步扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。进入50年代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。在60年代，维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题，并发表了“相干通信原理”一书。到70年代林特塞(Lindscy)和查利斯(Charles)进行了有噪声的一阶、二阶及高阶锁相环路的非线性理论分析，并作了大量实验以充实理论分析。锁相环路具有许多优良特性，它可用于频率合成与交换、自动频率调谐、模拟和数字信号的相干解调、AM波信号的同步检波、数字通信中的位同步提取、锁相稳频、锁相倍频与分频、锁相测速与测距、锁相FM (PM)调制与解调、微波锁相频率源及微波锁相功率放大器等。目前，锁相环路的理论研究正日臻完善，应用范围遍及整个电子技术领域。现在锁相环路正向着集成化、数字化、多用途、系列化、高速度、高性能方向迅速发展，且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。1.3 锁相技术的特点锁相环路处于正常工作状态时，有如下基本特点:1.可以实现理想的频率控制。由于锁相环路包含有一个固定积分环节、环路输出无剩余稳态频差存在。 2.良好的窄带载波跟踪特性。当压控振荡器输出频率锁定在输入频率上时，位于信号频率附近的干扰成分将以低频干扰的形式进入环路，而绝大部分干扰会受到环路滤波器的低通特性的抑制，就相当于一个窄带的高频带通滤波器。3.良好的调制跟踪特性。锁相环路中的压控振荡器输出频率可以跟踪输入信号的瞬时变化，表现了良好的调制跟踪性能。 4.门限性能好。锁相环路不像一般的非线性器件那样，门限取决于输入信噪比，而是由环路信噪比决定，较高的环路信噪比可取得较低的门限性能。5.易于集成化。环路集成化与数字化为减小体积、降低成本、增加可靠性、多用途提供了条件。1.4 频率合成的方法实现频率合成的方法很多，总的可分为相干合成和非相干合成两大类。非相干合成就是利用多个独立无关的晶体振荡器作参考频率源来产生所需的频率。相干合成就是由一个高稳定度和准确度的标准信号源产生若干具有同一稳定度和准确度的频率，这些频率与基准频率之间是完全相关的，各输出频率之间也是完全相关的。相干合成按其型式分为三种:直接式频率合成，锁相式频率合成和直接数字式频率合成，这三种不同的频率合成型式既体现了频率合成技术的发展过程，又各有优缺点。直接合成法是最早被采用的频率合成法。它利用倍频(即乘法)、分频(即除法)、混频(即加法和减法)及滤波，从单一参考频率源产生多个所需的输出频率。优点是不同频率间的转换时间很短(100s)和具有很好的频率分辨率;缺点是不能产生大量的输出频率，杂散分量多，对滤波和屏蔽的要求很高，功率相当大。这种方法现在很少使用。 直接数字式频率合成是一种近年发展起来的新的频率合成技术，是从相位的概念出发进行频率合成的。它采用了数字取样技术，将参考信号的频率、相位、幅度等参数转变为一组取样函数，然后直接运算出所需要的频率信号，并把数字量形式的信号通过数/模转换器转换成模拟量形式，在时域中完成频率合成。其主要优点是:转换频率的时间短(可达s级)，频率、相位和幅度均可实现程控;缺点是输出信号的频率上限不够高，使其在高频段应用受限。 锁相式频率合成是一种将锁相环原理应用于频率合成的方法。其优点是:由于锁相环相当于一窄带跟踪滤波器，它具有良好的窄带跟踪特性，能很好地选择所需频率的信号，抑制寄生分量，而且避免了大量使用滤波器，有利于集成化和小型化;此外，一个设计良好的LC压控振荡器具有较高的短期频率稳定度，而高精度标准晶体振荡器则具有很好的长期频率稳定度，利用锁相环路把二者的优点结合在一起，就使锁相式频率合成法能够提供长期稳定度和短期稳定度都比较高的信号输出:缺点是频率转换时间比较大，由环路内噪声引起的输出信号相位抖动比较大。1.5 锁相频率合成器当前，随着数字技术的发展及微控制器在电子系统中的广泛应用，在很大程度上改变了传统的设计方法，数字频率合成技术的应用也日益广泛。数字频率合成器应用于通信设备中，使得工作频率的选择变得极为简单而又精确。并且随着大规模集成电路（LSI）技术和单片微机技术的迅速发展，大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小，满足了通信设备的高集成度和超小型化的要求。特别适合某些特殊场合的应用。串行数字锁相频率合成器体现了程序设计和锁相技术的结合。这种合成器从总体结构上看由单片机、锁相环及可编程分频器三部分组成。其中可编程分频器是单片微机与锁相环之间的接口，同时也是组成数字锁相频率合成器的关键部件。随着半导体工艺和集成电路技术的快速发展，出现了许多用于频率合成的大规模集成电路。在这些大规模集成电路中，把频率合成器的主要部件如参考分频器、程序分频器、鉴相器、锁定指示器、甚至微处理器等集成在同一芯片上。再配上参考振荡器、压控振荡器、环路滤波器及高速前置分频器，即可构成完整的频率合成器。这使得频率合成器的成本、体积和功耗都大大下降，简化了设计和生产调试的复杂程度，而可靠性则明显提高。锁相频率合成器高速前置分频器、计数器、鉴相器和控制逻辑组成。高速前置分频器采用吞脉冲分频技术，通过模式选择确定对VCO输出频率10还是11；主计数器M和参考计数器R分别对双模前置分频器输出频率和参考频率进行分频；辅助计数器A用于模式选择控制逻辑；鉴相器产生上下频率控制信号；还具有鉴相频率检测、时钟检测引脚。各计数器的计数值可以通过串行或并行接口编程实现，也可以直接通过连线实现。该芯片具有功耗低、相位噪声低、杂散小、分频频率高、编程灵活方便等优点。主计数器输出频率fp和参考计数器输出频率fc即为鉴相频率，他们和输入频率、参考频率的关系为： fpfin10(M1)A AM1，M0 fcfr(R1) R0 当环路锁定时，应有：fp=fc。设计的频率合成器系统是通过串行口，来自单片机的频率控制字对集成锁相芯片的内部分频器进行设置，将所需频率fo进行10(M1)次分频作为一路鉴相输入，将参考频率fr进行(R1)分频作为另一路鉴相输入，通过鉴相器后得到反映两路鉴相信号误差的输出PD_U 和PD_D-，PD_U和PD_D经过环路滤波器，对噪声和杂散等干扰进行抑制后得到VCO的控制电压，控制 VCO工作，使VCO输出频率锁定在fo(fo10改变单片机控制数据，可以选择不同的波道。第二章 锁相环路和锁相频率合成器的基本原理由于本文采用的频率合成方法是应用锁相环路的间接频率合成， 因此首先要了解锁相环路的基本工作原理和基本构成部分才能进一步的开展下一步的工作。2.1 锁相环基本原理锁相环路是一个相位差自动调节系统，首先给出图 2-1 所示的最基本的锁相环方框图。它包括三个基本部件，压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF）。 图2-1 基本锁相环方框图鉴相器是相位比较装置，所以有时也叫做相位比较器或相敏检波器。它把输出信号u2(t)和参考信号u1(t)的相位进行比较，产生对应于两个信号相位差e的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受控制电压uc(t)的控制，使压控振荡器的频率向参考信号的频率接近，也就是使差拍频率越来越低，直到消除频率差而锁定。整个锁相环的工作原理，首先假设输入信号u1(t)的角频率1等于0，而0为VCO的中心频率，也即控制电压uc(t)=0时的频率。此时相位差e为零，那么鉴相器输出也为零，环路滤波器输出也必定为零。因此VCO 输出频率必然为其中心频率0。如果输入信号u1(t)的角频率不等于0，那么鉴相器会产生非零输出ud(t)，环路滤波器也将产生输出信号uc(t)，这将使VCO的中心频率朝着相差e消失的方向变化。现在假设输入信号频率在t0时刻突变，如图 2-2 所示，输入信号的相位则开始偏离输出信号相位，两者之间产生相位差，并随时间而增大。这时，鉴相器产生输出信号ud(t)也随时间而增大，经环路滤波延迟后uc(t)也增大，这就使得VCO的频率提高，相位差减小，经一段时间之后VCO的频率将精确地等于输入信号的频率，其最终相位差将根据所使用的环路滤波器类型可能减小到零或很小的有限值。显然，此时VCO的工作频率2比其中心频率0高。那么，环路滤波器输出uc(t)最终应为uc(t)= /K0，K0是VCO的压控增益。如果输入信号是一个低频调制的调频信号，则环路滤波器输出就是解调出来的低频信号，因此锁相环可用作调频信号解调器。锁相环的一种奇特功能是可以抑制叠加在输入端的噪声，把深埋于噪声中的有用信号检测出来。锁相环的这些功能，就在于它是控制输出信号u2(t)相位的伺服系统。图 2-2输出相位偏移图2.2 锁相频率合成器的基本原理锁相频率合成器是由锁相环路（PLL）构成的，锁相环是一种相位负反馈系统。锁相环实质是个相位误差控制系统。通过比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，相位差势必一直在变化，鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，环路就进入“锁定”状态。它利用环路的窄带跟踪与同步特性，将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能。同时可得到和参考源相同的频率稳定度。一个典型的锁相频率合成器的原理框图如图 2-3 所示 设晶振的输出频率为fr，VCO的输出频率为f0，则它们满足公式 (2-1)其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。图 2-3 锁相环频率合成器的原理框图锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或基本方程就可以获得环路的完整性能。根据图2-3，设i为晶振经R分频器分频之后的相位,o为 VCO 输出相位，为VCO经N分频器分频之后的相位，e为鉴相器的输出相位，环路的基本函数可以表示为(1) 闭环传递函数 (2-2)(2) 开环传递函数 (2-3)其中G(s) = KPDKVCOF(s)/ s 称做前向传递函数,H(s) =1/ N 称做后向传递函数,KPD 为鉴相器的鉴相增益,KVCO为 VCO 的压控灵敏度,F(s)为环路滤波器的传递函数。第三章 锁相频率合成器的设计3.1 锁相频率合成系统的简介本系统由单片机控制、频率合成及压控LC振荡模块组成，系统方框图如图3-1所示，其中频率合成器、压控振荡器产生高稳定度的正弦波形，而单片机部分是用来控制系统的各种功能及频率的可编程程序分频比并输出给数码管显示读数。图 3-1 系统方框图模块说明：（1）单片机模块。包含单片机、键盘、LED显示屏。它的工作原理是根据用户操作信息通过键盘输入数据，然后通过程序使单片机输出相对应的信息到频率合成模块，进而控制系统的各种功能，频率的合成及各种参数，输入的数据还可通过数码显示。（2）频率合成模块。包括与单片机连接的并行接口、频率合成器、低通滤波器、压控振荡器。它的工作原理是用一个高稳定的参考振荡器即晶振作为参考频率fr，然后信号通过集成锁相频率合成模块进行锁定和合成，合成频率又经过低通滤波器进行环路参数调整再输出到压控振荡器，这时的输出频率为Nfr，压控振荡器又反馈信号回该集成锁相频率合成模块，在这过程中加入单片机传输串行码来控制该集成模块的分频比。3.2 方案的选择3.2.1 集成锁相环频率合成器芯片的选择方案一：单片集成锁相环L562。它除了包含有鉴相器（双平衡模拟乘法器）和压控振荡器（射极耦合多谐振荡器）之外，还有三个放大器（A1.A2.A3）限幅器和稳压电路等。因此它的环路性能和通用性能的较好，是属于通用型的集成锁相环。能完成多种功能，但该集成的压控振荡器的频段跨越范围不宽且工作频率最高仅35MHz。方案二：采用串行输入频合器（如MB1504，MC145162），内含参考振荡器、参考分频器、相位检测器、可编程/N计数器及接收串行输入数据所必需的移位寄存器和锁存电路，其优点是工作频率高，占用单片机的外围接口不多，为实现单片机的其它控制节省了硬件资源。但由于采用串行编码，测试起来不直观，而且芯片不易购买。方案三：集成锁相频率合成MC145151-2。该芯片是一块14位并行码输入的单模、单片锁相环频率合成器，片内包括外接晶体的振荡分频器、一个可编程序分频器、一个鉴相器和锁定检测器。参考分频器带有12位计数器，参考分频比通过三个输入端控制的存储及编码。最大可变分频比为16383，最高工作频率为60MHz。该集成配合独立VCO便能满足系统设计的要求。本设计的特点是全面采用数字电路方案，因而工作稳定可靠。利用单片机控制管理，使频率设置和占空比调整等操作可用键盘输入，十分方便。数字频率合成技术使输出频率准确和稳定，频率分辨率为基准频率10Hz或1kHz；由于晶体振荡器具有很好的长期时间稳定性，锁相环具有很好的短期时间稳定性，两者相结合可在设计要求的频率范围100Hz16383kHz内获得近似于晶体振荡器的频率稳定度，这是本方案最重要的特点。另外，电路产生的信号波形很好，其中正弦信号的失真度仅为0.75。对于小型通用信号产生器而言，这是一个比较理想的设计方案。 考虑到实际情况，我们选择了第三个方案即采用MC145151-2。MC145151-2是具有双模分频比预置定频器的锁相环频率合成器集成电路。适用于高频通信设备作频，率合成器用。它具有三种封装形式，以后缀字母加以区别，其中MC145151P-2为28脚双列直插式封装，MC145151DW-2为28脚双列直插式封装，MC145151DW-2为28脚贴片封装，MC145151FN-2为28脚贴片式环形封装。3.2.2 单片机部分的选择 由于众多单片机里，8051系列单片机结构比较简单，且可以实现多种功能，价格也比较合理，单片机语言也主要是汇编语言，故选择51系列单片机作为系统所用单片机。显示部分：显示部分主要有LED数码管显示和液晶显示。方案一：LED数码管显示：此种显示结构一般，用于各类仪表、仪器、家用电器等的数字显示。方法成熟，无须为驱动显示部分另外编程，而且价格便宜，但是显示的内容有限，另外就是不够美观。方案二：用液晶显示：此种显示结构简单，只须连在单片机中输出的IO口即可，方法也较为成熟，需要为驱动显示部分另外编程，而且价格较为贵，但是显示的内容丰富，内容美观。综合考虑，我们选择第一种方案。3.3 锁相环路功能模块电路的设计3.3.1 压控振荡电路结合指标要求，采用改进型高稳定度电容三点式的克拉波电路，见附图1。由于电容三点式的克拉波的高稳定性，电容三点式振荡电路又称考毕兹振荡电路所示,其结构与电感三点式振荡电路相似,只是将电感、电容互换了位置.为了形成集电极回路的直流通路,.可以看出,它符合三点式振荡电路射同基反的构成原则,满足自激振荡的相位平衡条件. 这种振荡电路的特点是振荡频率可做得较高,一般可达到100MHz以上,由于C2对高次谐波阻抗小,使反馈电压中的高次谐波成分较小,因而振荡波形较好.电路的缺点是频率调节不便,这是因为调节电容来改变频率时,(既使C1、C2 采用双连可变电容)C1与C2也难于按比例变化,从而引起电路工作性能的不稳定.因此,该电路只适宜产生固定频率的振荡. 用集成运放构成的电容三点式振荡电路。 在反馈电压高影响变容二极管的电容值时，不会改变电路的反馈系数，波形稳定。我们还在振荡器的后面加入了一级简单的放大电路，提高输出电压。其中由L1,C1及D1组成感抗支路，C3,C5组成反馈电容，其振荡频率主要由L1,C1及变容二极管的电容值来决定：, （4-1）因此只要用锁相环送来的电压控制D1的电容值就可以改变其振荡频率。压控振荡器为电容三点式，产生的波形较好且稳定，从插头J1送来的低通滤波器输出电压控制了变容关D1的容量，从而控制压控振荡器的频率。变容二极管1T33其Cj=22-35P，Cj/Cj2=10，以f=1/(2* (LC )1/2)估算，压控范围可以过题目所求的36-38MHz。振荡管选用C1906。其参数为V（BR）CBO=30V，Icm=0.05A，F=1GHz，是一优秀的高频小功率管符合电路要求且本地易购。在调试过程中为了减小电源对振荡频率稳定度的影响，我们采用C6,C7,L2对其进行高低频滤波。同时在布板的时候考虑到级间电容等因素的影响，我们把元器件尽量靠紧，走线也尽量的短。在此电路板的调试过程中发现在Q1的bc级间加一个50pF的补偿电容，将会使振荡频率更加的稳定。3.3.2 锁相环电路锁相环的应用：锁相环在调制和解调中的应用，调制和解调的概念为了实现信息的远距离传输，在发信端通常采用调制的方法对信号进行调制，收信端接收到信号后必须进行解调才能恢复原信号。所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数，使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相，所以，调制有调幅（AM）、调频（FM）和调相（PM）三种。调幅波的特点是频率与载波信号的频率相等，幅度随输入信号幅度的变化而变化；调频波的特点是幅度与载波信号的幅度相等，频率随输入信号幅度的变化而变化；调相波的特点是幅度与载波信号的幅度相等，相位随输入信号幅度的变化而变化该单元是系统工作的核心部分，根据题目要求，我们选用Motorola公司的MC145151-2该集成芯片带单模预置计数器接口，分别用14条和3条并行输入数据线控制N计数器和R计数器编排程序，其特征是包括参考振荡器，可选参考频率分频器，数字相位检测器和可以编程的除以N的14比特计数器。MC145151-2是MC145151-1的改进型产品，集成可以利用N计数器的输出，单模并行编程。用户可以选择的8个R值：8，128，256，512，1024，2048，4096，8192，N选择范围316383。在其内部“线性化”的数字频率相位检测器能改进传输函数的线性度，其内部结构如图3-2。 图 3-2 MC145151-2内部结构图MC145151-2引脚如图3-3。: （1）fin为频率输入端，合成器的除N部分的输入fin一般是从VCO导出而以交流方式耦合到本器件，对于振幅较强的信号（标准CMOS逻辑电平），直流耦合也是适用的。（2）RA0-RA2为参考分频器地址输入，这三个输入组成了一种码，它可以为整个参考分频器商定8个分频值之一，这些地址码如下表所示。表3-1 地址码基准地址码 总除数RA1 RA2 RA00 0 0 80 0 1 1280 1 0 2560 1 1 5121 0 0 10241 0 1 20481 1 0 24101 1 1 8192 图 3-3 MC145151-2芯片（3）N0-N11为N计数器的编程输入，当除N计数器的计数为零时，这些输入端供给预调计数器的数据。N0为最低位，N13为最高位。上拉电阻保证输入端在断开时停留在逻辑“1”，而只需要一个SPST开关将数据改变成“零”态。（4）OSCin和OSCout为参考振荡器输入/输出，当这些引脚联到外部并联谐振晶体的端子时，它们可以组成一个在片内参考振荡器。适当数值的调频电容必须从OSCin和OSCout连到地。（5）PDout为相位检测器的输出，该引脚为可用作环路误差的相位检测器三态输出。为了达到这一目的也可用双端输出。3.3.3 锁相环电路分析 锁相环电路原理图附图2。当参考频率设定为5k，输出频率为35MHz-39MHz，可采用直接分频方式，环路的可编程分频器的分频比N由下式计算得： （4-1）计算得最小分频比=7000，最大分频比=7800。在锁相环路中，环路滤波器的设计是十分重要的。本系统采用无源比例积分滤波器，其结构简单，性能稳定，调试方便。各个参数计算如下：平均分频比 （4-2）鉴相器灵敏度 （4-3）压控振荡器灵敏度在工程上可用下式求得：（实际测得） （4-4）环路总增益 （4-5）环路自然谐振角频率 4-6）环路阻尼系数 （4-7）取=0.707，C1=104根据上两式取R1=15K, R2=0.51K。为了使环路工在最佳工作状态，在电路调试时要根据需要对R1、R2和C1的值作适当的调整，以及对VCO中的电感线圈作出适当。3.4 单片机模块的设计3.4.1 单片机模块的构成及分析单片机模块是本系统设计的控制核心，框图如图3-4所示，其主要的功能有：a，根据操作信息，输出相应的可编程程序分频比。进而控制振荡频率，并显示其送出的频率值。b，根据操作信息完成一些其他的功能如频率自动步进、递减10K(或100K)，预置频率、记忆的功能。图 3-4 单片机模块框图单片机模块部分由键盘输入数值，然后通过数码管显示读值，其中用到了单片机芯片AT89C51、显示驱动CD4511和译码器74LS138。AT89C51单片机：AT89C51单片机是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，AT89C51单片机与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51单片机是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。其引脚功能图如图3-5所示。 图3-5 AT89C51的引脚图1 AT89C51单片机管脚说明： 2 VCC：供电电压。 3 GND：接地。 4 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 5 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 6 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 7 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 8 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 9 口管脚 备选功能 10 P3.0 RXD（串行输入口） 11 P3.1 TXD（串行输出口） 12 P3.2 /INT0（外部中断0） 13 P3.3 /INT1（外部中断1） 14 P3.4 T0（记时器0外部输入） 15 P3.5 T1（记时器1外部输入） 16 P3.6 /WR（外部数据存储器写选通） 17 P3.7 /RD（外部数据存储器读选通） 18 P3口同时为闪烁编程和编程校验接收一些控制信号。 19 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 20 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 21 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 22 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 23 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 24 XTAL2：来自反向振荡器的输出。单片机控制接线图见附图3。3.4.2 显示驱动器CD4511 CD4511集成电路是起到数码管显示驱动的作用，它的引脚和真值表如下所示：CD4511图 3-6 CD4511引脚图图 3-7 CD4511真值表说明：从以上两张图表中可任意清楚看出来CD4511的各输入输出引脚，以及输入不同的时候，各引脚输出的结果也是不同的。3.4.3 译码器74LS138 74LS138为3 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其主要电特性的典型值如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器。74LS138的主要特点是设置了G1、G2A和G2B三个使能输入端，它的引脚图和真值表如下所示图 3-9 74LS138真值表 输 入 输 出G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7X H H X X X H H H H H H H HX X H X X X H H H H H H H HL X X X X X H H H H H H H HH L L L L L L H H H H H H HH L L L L H H L H H H H H HH L L L H L H H L H H H H HH L L L H H H H H L H H H HH L L H L L H H H H L H H HH L L H L H H H H H H L H HH L L H H L H H H H H H L HH L L H H H H H H H H H H L 图 3-8 74LS138引脚图 3.4.4 单片机与锁相环的连接单片机控制锁相环频率合成器设计的关键之一就是如何把单片机的接口与锁相环的接口连接起来。单片机P2口和P3口总共有16个端口，而MC145151-2的并行输入数据线N计数器端口只有14位口，经过计算分析知，因为系统频率分频比范围是7000-7800，最大分频比7800转换为二进制数是1111001111000，单片机P2口送高位数据，P3送低位数据，所以用P2.5-P2.0和P3.7-P3.0口分别连接MC145151-2的N13-N0口即可。3.5 系统软件设计软件设计编程是实现系统多功能、智能化和操作方便的关键，由于控制比较复杂，采用C51单片机开发语言。系统软件采用模块化程序设计方法，功能模块各自独立。软件设计要使系统可实现以下功能：（1）手动输入频率：通过键盘上的数值键，直接键入在3500039000KHz之间任意所需的频率值。当用户键入的频率值不属于频率段内时，则由系统直接清零用以告知用户不可设定此频率，提高人性化界面。（2）自动全频段频率扫描：本功能能通过键盘上的“扫描”功能键在本机所覆盖的频段内（3500039000KHz），以步进频率自动由当前频率开始步进，每步进一次延时2S，等待用户响应，若无响应则继续向前步进，直至用户选定所需频率则推出扫描。（3）步进间隔选择：通过键盘上的“步进切换”键，可以实现步进间隔在10KHz和100KHz切换。（4）手动扫描：通过“加”“减”功能键，可以实现按预置的步进间隔，进行频率上下扫描。通过“确认”功能键选定所需频率。系统流程如图3-10所示，整机采用LED显示，键盘处理采用扫描法并注意按键的消抖处理。同时通过按键的复用，使有限的按键实现多项功能图3-10 系统流程图其中，步进流程图见图3-11， 加减计算流程图见图3-12，系统程序见附录。为了使系统实现上述功能，在程序里单片机端口的使用如以下所列：（1） P1口用来输入数据，单片机模块通过键盘连接P1口进行数据输入；（2） P0口用来输出数据，P0.0口到P0.3口分别连接显示驱动器CD4511的A、B、C和D端，P0.4口到P0.6口分别连接译码器74LS138的A、B和C端。（3） P2和P3口也用来输出数据，把相应的可编程程序分频比输出到锁相环路模块部分，即连接到MC145151-2的并行输入数据线N计数器端口。 如下程序表示：CLEAR: MOV R0, #00H INC R0 DJNZ R4, CLEAR L1: MOV R3, #0F7H ;扫描初值(P1.3=0) MOV R1, #00H ;取码指针L2: MOV A, R3 ;开始扫描 MOV P1, A ;将扫描值输出至P1 MOV A, P1 ;读入P1值，判断是否有键按下？ MOV R4, A ;存入R4，以判断是否放开 SETB C ;C=1 MOV R5, #04H ;扫描P1.4-P1.7L3: RLC A ;将按键值左移一位 JNC KEYIN ;判断C=0？有键按下则C=0，跳至KEYIN INC R1 ;C=1则表示没键按下，将取码指针值加1 DJNZ R5, L3 ;4列扫描完毕了？ LCALL DISP ;调用显示子程序 MOV A, R3 ;扫描值载入 SETB C ;C=1 RRC A ;扫描下一行（P1.3-P1.0） MOV R3, A ;存回扫描寄存器 JC L2 ;C=1？是则P1.0尚未扫描到 JMP L1 ;C=0则4行已扫描完毕此程序执行的便是初始操作，把内部各部分存储器清零。图3-11 数据切换图流程图如下程序表示：. MOV R3, #0F7H ;扫描初值(P1.3=0) MOV R1, #00H ;取码指针L2: MOV A, R3 ;开始扫描 MOV P1, A ;将扫描值输出至P1 MOV A, P1 ;读入P1值，判断是否有键按下？ MOV R4, A ;存入R4，以判断是否放开 SETB C ;C=1 MOV R5, #04H ;扫描P1.4-P1.7L3: RLC A ;将按键值左移一位 JNC KEYIN ;判断C=0？有键按下则C=0，跳至KEYIN INC R1 ;C=1则表示没键按下，将取码指针值加1 DJNZ R5, L3 ;4列扫描完毕了？ LCALL DISP ;调用显示子程序 MOV A, R3 ;扫描值载入 SETB C ;C=1 RRC A ;扫描下一行（P1.3-P1.0） MOV R3, A ;存回扫描寄存器 JC L2 ;C=1？是则P1.0尚未扫描到 JMP L1 ;C=0则4行已扫描完毕KEYIN: MOV R7, #60 ;消除抖动D2: MOV R6, #248 DJNZ R6, $ DJNZ R7, D2D3: MOV A, P1 ;读入P1值 XRL A, R4 ;与上次读入值作比较 图3-12 加减流程图 如下程序表示.SHUCHU: LCALL CUAN ;送到P2、P3口 LCALL DISP LJMP L1;数的交换;QQ: XCH A, 37H ;现按键值存入（37H） XCH A, 36H ;旧（37H）值存入（36H） XCH A, 35H ;旧（36H）值存入（35H） XCH A, 34H ;旧（35H）值存入（34H） XCH A, 33H ;旧（34H）值存入（33H） XCH A, 32H ;旧（33H）值存入（32H） XCH A, 31H ;旧（32H）值存入（31H） XCH A, 30H ;旧（31H）值存入（30H） ACALL DISP ;调用子程序 RET ;减10K;SS: LCALL ZHISHU LCALL BCDSUB LCALL CHAI LCALL DISP LJMP LEFTBCDSUB: MOV R3, #00H CLR 07H CLR CSUBCD1: MOV A, #9AH SUBB A, R1 ADD A, R0 DA A MOV R0, A INC R0 INC R1 第四章 系统功能调试4.1 压控振荡器的调试一种压控振荡器，主要涉及压控振荡器起振电路，尤其是涉及到多个压控振荡器切换时的起振电路。本发明提供了加速压控振荡器切换过程中的电路起振，缩短压控振荡器的起振时间。包括有振荡电路、快速起振电路、谐振回路。快速起振电路的输出端分别接于谐振回路的两端，在一个片内脉冲信号的作用下使谐振回路的两端产生大电压差，从而实现压控振荡器快速起振。快速起振电路分别由三个倒相器和一个管组成。倒相器由一个管和一个管组成。同时由于在振荡器电路中采用管提供尾电流可大大优化压控振荡器的相位噪声。首先将锁相环路断开，通过一分压电阻控制压控振荡器的输入电压，如图4-1，调节可变电阻Rp，以改变的输出频率，如果不在设计指标要求的频带范围，则需适当改变振荡回路参数C、L（一般为12-14匝的中周）。如果达到设计要求，只须将锁相环路闭合即可。 图 4-1 压控振荡器的调试 通滤波器改为有源低通滤波器，可加宽频带（有源低通滤波器可加大电压变化范围）。4.2 伟福仿真系统程序功能由于89C51的控制功能较多，软件系统复杂，先由仿真器进行逐项调试，确定正常后再执行。4.2.1 伟福软件介绍伟福真正集成调试环境，集成了编辑器、编译器、调试器，源程序编辑、编译、下载、调试全部可以在一个环境下完成。且伟福的多种仿真器，及所支持各种CPU 仿真全部集成在一个环境下。可仿真MCS51 系列，MCS196 系列，Microchip PIC 系列CPU。伟福WINDOWS 调试软件提供了一个全集成环境，统一的界面，包含一个项目管理器，一个功能强大的编辑器，汇编Make、Build和调试工具并提供一个与第三方编译器的接口。它有双工作模式：软件模拟仿真（不用仿真器也能模拟运行用户程序），硬件仿真。4.2.2 用伟福调试系统程序打开伟福6000，装入系统程序，如图4-2所示图 4-2 伟福6000软件环境利用伟福可以检查程序是否有错，功能是否可以实现，等程序检查无误后才可烧写入单片机芯片。将伟福仿真器与系统硬件电路和电脑连接好，在wave6000菜单栏的仿真器里设置好仿真器、仿真头和CPU型号，然后再测试下串行口看数据是否传输正常，是否正确接上电脑，操作如图4-3和图4-4 示图 4-3 仿真器设置图 图 4-4仿真器设置图然后编译系统程序，如果程序有问题，可通过按快捷键F8进行单步运行检查错误，或者在出错程序段设置PC进行单步运行检查，待系统程序无误后全速运行，接着就是测试系统的功能了。调试成功，系统可输出相应的可编程程序分频比并显示其送出的频率值，还可以实现一些其他的功能如频率自动步进、递减10K(或100K)，预置频率、记忆的功能。 4.3 锁相环路的调试 将调试好的压控振荡器与锁相环路相连,并将锁相环路与单片机断开,其控制分频比的14位输入口（N0-N13）用手动开关控制,开关一端接输入口,另一端接地，即用手动开关代替单片机输入控制.调试锁相环路时,应首先检查芯片的好坏，一般是通电后用示波器观察晶振的两脚（MC141151-2的26，27脚）是否起振，而且是否等于晶振的标称频率，如果相等，则一般情况下芯片是好的。接入压控振荡回路之前，应首先将所要的频率（在压控振荡器的振荡范围内），除以晶振预分频后的基准频率（比如想输出37MHz的频率，晶振分频后基准频率为10KHz，则得3700），换算成二进制数，按照此数改变开关的通断。连接好两个模块后，还应用示波器观察锁相环的鉴相器（PDout,MC145151-2的第4脚）输出波形，是否为较低频频率波形，再次检验芯片好坏。一切检查器件无误后，用示波器观察压控振荡器的输出信号频率，是否与输入二进制代表的频率值相等，频率值是否有跳动，如果无跳动，则说明已经锁住；大多情况下，频率不会很稳，此时应适当调节中周的磁芯，改变电感量，并且适当改变滤波器可调电阻的阻值，直到频率被锁定。锁定后，以锁定的频率数值为中心，向上和向下改变输入14位二进制数的数值，改变压控振荡器的输出频率值，用示波器观察频率的变化值和稳定性，直到频率不稳时，记录下能够锁定的频率最大值和最小值。这两个值就是该锁相环路系统所能锁定的最大频率范围。4.4 输出频率测量及稳定度测试仪器用双踪示波器 SS-7810型和频率计NFC-100C-1型示波器触发方式的选择“常态”：无信号输入时，屏幕上无光迹显示；有信号输入时，触发电平调节在合适位置上，电路被触发扫描。当被测信号频率低于20Hz时，必须选择这种方式。“自动”：无信号输入时，屏幕上有光迹显示；一旦有信号输入时，电平调节在合适位置上，电路自动转换到触发扫描状态，显示稳定的波形，当被测信号频率高于20常用这一种方式。“电视场”：对电视信号中的场信号进行同步，如果是正极性，则可以由CH2输入，借助于CH2移位拉出，把正极性转变为负极性后测量。“峰值自动”：这种方式同自动方式，但无须调节电平即能同步，它一般适用于正弦波、对称方波或占空比相差不大的脉冲波。对于频率较高的测试信号，有时也要借助于电平调节，它的触发同步灵敏度要比“常态”或“自动”稍低一些直接在由键盘送入确定数显示的频，然后用频率计（计数器）测量实际输出频率。用频率计测量所测的数据，观察其跳动情况，判断系统的稳定情况。从理论上讲，系统的频率稳定度决定于频率合成器上所使用的晶体振荡器，它应该有的稳定度。第五章 总结锁相技术来设计频率合成器是目前应用最为广泛的一种频率合成方法，优点是能够提供长期稳定度和短期稳定度的信号输出，再加上用单片机来控制它的频率分频比，使得它可程控和频率输出可灵活配置，可作为一般智能化仪器的信号源。针对应用要求，本文完成了基于单片机AT89C51的锁相频率合成器的电路设计与调试，从理论的角度对所实现的电路性能作了逻辑上的推导和分析。本次的频率合成器的设计，是在经典的频率锁相合成器电路的基础上，加入了单片机控制环节，实现了频率输出的自动控制，增加了频率步进搜索、自动搜索、预置频率值、显示频率等功能，这正是本设计最具特色的地方，也是创新所在。本锁相环频率合成技术主要以模拟电路形式出现，已经成为一种成熟的频率合成技术，出现了大量的可编程控制的高集成度产品，所以在频率合成器的设计中，环路滤波器的设计成为重点，这样，对环路滤波器的分析变得重要。通过对设计产品的输出频率相位噪声、杂散输出和转换时间的理论分析，可以尽可能地设计出高质量的产品。 随着数字技术的发展，直接数字频率合成技术(DDS)越来越受到重视，和模拟的技术相比较，DDS具有高分辨率和快速频率转换时间的优势，但在高频输出和对寄生噪声、杂波的抑制方面还有不足，所以，目前出现了DDS和PLI。混合设计的频率合成技术。 文采用锁相式频率合成的实现方法，实现中必须解决的关键技术问题是减小相位噪声，以满足用户提出的较为苛刻的相位噪声指标。本课题是设计一个由单片机、定时计数器及单片机集成锁相环路组成的可程控频率合成器，所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。在设计过程中，由于要通过程序使单片机模块与锁相环电路模块软硬相结合，所以刚开始设计时我遇到好多问题。比如单片机I/O口端口如何与锁相环连接，如何编写程序来控制单片机分频等，这时我知道知识的重要性了，平时上课的时候不认真听课，老师将的一些知识没有完全掌握，课下有不肯花功夫去看，用到知识了，人开始手忙脚乱了，于是开始了上网，进图书馆等。经过查阅很多相关资料，加上老师的帮助以及自己的思考，终于解决了这些问题，使系统功能更加完善。现在，基于AT89C51单片机的锁相频率合成器已初步设计出来。并且经过伟福系统的调试，可以正常运行。这一个月以来的辛苦没有白费，看者自己的成果，心里还是很开心的。完成这次毕业设计我就要走向社会了，这次毕业设计不仅从知识上给了我新知识，这次也锻炼了我与人合作的能力。感谢这次毕业设计给我的种种。附录:ORG 0000H AJMP START ORG 0030HSTART: MOV SP, #60H MOV R4, #08H ;清除30H-37H的地址 MOV R0, #30H LCALL DISP ;初始化全部显示零CLEAR: MOV R0, #00H INC R0 DJNZ R4, CLEAR L1: MOV R3, #0F7H ;扫描初值(P1.3=0) MOV R1, #00H ;取码指针L2: MOV A, R3 ;开始扫描 MOV P1, A ;将扫描值输出至P1 MOV A, P1 ;读入P1值，判断是否有键按下？ MOV R4, A ;存入R4，以判断是否放开 SETB C ;C=1 MOV R5, #04H ;扫描P1.4-P1.7L3: RLC A ;将按键值左移一位 JNC KEYIN ;判断C=0？有键按下则C=0，跳至KEYIN INC R1 ;C=1则表示没键按下，将取码指针值加1 DJNZ R5, L3 ;4列扫描完毕了？ LCALL DISP ;调用显示子程序 MOV A, R3 ;扫描值载入 SETB C ;C=1 RRC A ;扫描下一行（P1.3-P1.0） MOV R3, A ;存回扫描寄存器 JC L2 ;C=1？是则P1.0尚未扫描到 JMP L1 ;C=0则4行已扫描完毕KEYIN: MOV R7, #60 ;消除抖动D2: MOV R6, #248 DJNZ R6, $ DJNZ R7, D2D3: MOV A, P1 ;读入P1值 XRL A, R4 ;与上次读入值作比较 JZ D3 ;ACC=0则相等，表示按钮未放 MOV A, R1 ;按钮已放开，取码指针载入累加器 MOV DPTR, #TABLE ;数据指针指到TABLE MOVC A, A+DPTR ;至TABLE取码 CLR C CJNE A, #0AH, A0 LJMP LEFT ;确定送数A0: JC QA CJNE A, #0BH, B0 LJMP RIGHT ;步进10KB0: CJNE A, #0CH, C0 LJMP SS ;步退10KDELAY: MOV R7, #50 ;显示器扫描时间，延时1msD7: MOV R6, #20D1: DJNZ R6, D1 DJNZ R7, D7 RET;扫描子程序;LL1: MOV R3, #0F7H MOV R1, #00HLL2: MOV A, R3 MOV P1, A MOV A, P1 MOV R4, A SETB C MOV R5, #04HLL3: RLC A JNC KEYINN INC R1 DJNZ R5, LL3 CALL DISP MOV A, R3 SETB C RRC A MOV R3, A JC LL2 JMP LL1KEYINN: MOV R7, #60DD2: MOV R6, #248 DJNZ R6, $ DJNZ R7, DD2DD3: MOV A, P1 XRL A, R4 JZ DD3 MOV A, R1 MOV DPTR, #TABLE MOVC A, A+DPTR RET ;组合;出口:高位3AH，低位38H;LEFT: LCALL ZUHE LCALL START0 LCALL PIN LCALL MAIN2 LJMP SHUCHUZUHE: MOV A, 36H SWAP A ORL A, 37H MOV 38H, A MOV A, 34H SWAP A ORL A, 35H MOV 39H, A MOV 3AH, 33H NOP NOP MOV R1, #50H MOV R7, #03H MOV R0, #3AH RET;BCD码转换;入口:3AH,39H,38H;出口:50H,51H,52H;START0: PUSH PSW PUSH A PUSH B NOP NOP MOV A, R1 MOV R6, A MOV A, R7 MOV R3, A CLR ALOOP10: MOV R1, A INC R1 DJNZ R3, LOOP10 MOV A, R7 MOV R3, ALOOP11: ACALL SC11 MOV A, R0 ANL A, #0F0H SWAP A ACALL SC12 ACALL SC11 MOV A, R0 ANL A, #0FH ACALL SC12 DEC R0 DJNZ R3, LOOP11 POP B POP A POP PSW RETSC11: MOV A, R7 MOV R4, A MOV A, R6 MOV R1, A CLR C MOV R2, #00HLOOP14: MOV A, R1 MOV B, #0AH PUSH PSW MUL AB POP PSW ADDC A, R2 MOV R1, A MOV R2, B INC R1 DJNZ R4, LOOP14 RETSC12: MOV R5, A MOV A, R6 MOV R1, A MOV A, R7 MOV R4, A MOV A, R5 ADD A, R1 MOV R1, A INC R1 DEC R4 JNZ LOOP15 AJMP LOOP16LOOP15: MOV A, R1 ADDC A, #00H MOV R1, A INC R1 DJNZ R4, LOOP15LOOP16: RET;除5;入口:高位51H送R7,低位50H送R6;出口:一样;MAIN2: ;除于5，计算分频比 MOV R7, 51H MOV R6, 50H MOV R5, #5START1: CLR A MOV R2, A MOV R1, #16DIV1: CLR C MOV A, R6 RLC A MOV R6, A MOV A, R7 RLC A MOV R7, A MOV A, R2 RLC A MOV R2, ATIAO1: MOV A, R2 SUBB A, R5 JC NEXT MOV R2, A INC R6NEXT: DJNZ R1, DIV1 MOV A, R2 JB ACC.7, ROUND RLC A SUBB A, R5 JC DONEROUND: MOV A, R6 ADD A, #1 MOV R6, A MOV A, R7 ADDC A, #0 MOV R7, ADONE: MOV OVER, #0 MOV 50H, R6 MOV 51H, R7 RETOVER: MOV OVER, #0FFH MOV 50H, R6 MOV 51H, R7 RET;显示;DISP: MOV A, 37H ADD A, #70H ;D8数据值加上74138扫描值 MOV P0, A ;显示D8 CALL DELAY ;扫描延时 MOV A, 36H ADD A, #60H ;D7数据值加上74138扫描值 MOV P0, A ;显示D7 CALL DELAY ;扫描延时 MOV A, 35H ADD A, #50H ;D6数据值加上74138扫描值 MOV P0, A ;显示D6 CALL DELAY ;扫描延时 MOV A, 34H ADD A, #40H ;D5数据值加上74138扫描值 MOV P0, A ;显示D5 CALL DELAY ;扫描延时 MOV A, 33H ADD A, #30H ;D4数据值加上74138扫描值 MOV P0, A ;显示D4 CALL DELAY ;扫描延时 MOV A, 32H ADD A, #20H ;D3数据值加上7