附半导体存储器

VLSI设计,半导体存储器电路,主要内容,概述1.半导体存储器2.随机存取存储器RAM3.ROM,概述,在逻辑电路及设计方面，集成电路的最大影响体现在半导体存储器的应用中。半导体存储阵列能够存储大量的数字信息，对所有的数字系统来说是必不可少的。半导体存储器体积小，其结构规则，易于绘制版图，因此价格也很便宜。在许多情况下，用逻辑门和存储器的混合电路实现开关函数比仅用逻辑门要经济得多。,概述,一般来说，用于信息存储的晶体管要远远多于实现逻辑运算和其他功能的晶体管。对存储数据量不断增加的要求导致存储器制造工艺朝着越来越密集的设计规则进步，从而产生越来越高的数据存储密度。因此，单片半导体存储阵列的最大数据存储能力约每两年就要翻一番。,概述,存储阵列的面积效率，即单位面积存储的数据位数，亦即每一位存储器的费用，是决定整体存储能力的关键设计准则之一。另一个重要指标是存取时间，即在存储阵列中写入和读取特定数据位所需要的时间。存取时间决定了存取速度，因而存取速度也是衡量存储器的一个重要性能指标。最后，由于低功耗应用变得越来越重要，所以存储器的静态和动态功耗也是设计时要考虑的重要因素。,1.半导体存储器分类,半导体存储器一般按数据存取方式进行分类。（1）RAM（随机存取存储器）存储器中的信息可以写入和读出，可在任意要求的时序里，对任何地址，以相同的时间进行存取。然而，它所存储的数据容易丢失，比如在掉电时会丢失所有存储的数据。基于单个数据存储单元的工作原理，RAM主要分为两大类：动态存储器（DRAM）和静态存储器（SRAM）。,RAM,1.半导体存储器分类,DRAM在存储节点上存在漏电现象，单元信息（电压）会逐渐丢失。因此，单元数据必须周期性地进行读出和重写（刷新）。DRAM成本低、密度高，因此在PC、大型计算机和工作站中广泛用做主存储器。SRAM单元含有锁存器，只要不掉电，即使不刷新，数据也不会丢失。SRAM存取速度高、功耗低，因此主要作为微处理器、大型机、工作站以及许多便携设备的高速缓冲存储器。,RAM,1.半导体存储器分类,（2）ROM（只读存储器）只读存储器（ROM）在正常运行中只能够对已存储的内容进行读取，而不允许对存储的数据进行修改。ROM存储器数据不易丢失，即使在掉电和不刷新的情况下，所存数据也会保存完好。,ROM,1.半导体存储器分类,根据数据存储（写入数据）方式的不同，ROM可分为掩膜ROM和可编程ROM(PROM)。前者的数据是在芯片生产时用光电掩膜写入的，而后者的数据则是在芯片做好后以电学方式写入的。根据数据擦除特性的不同，可编程ROM又可进一步分为熔丝型ROM、可擦除PROM（EPROM）和电可擦除PROM（EEPROM）。,ROM,1.半导体存储器分类,熔丝型ROM中的数据是通过外加电流把所选熔丝烧断而写入的，一旦写入后数据就不能再进行擦除和修改。这种ROM可由用户写入信息，但只能写一次。而EPROM、EEPROM中的数据能够重新写入，但写入次数限制在104-105以内。EPROM是让紫外光透过外壳上的水晶玻璃来同时擦除片内所有数据，而EEPROM则是通过加高电压以8位为单位来擦除单元中的数据。然后每个单元可以用电写入新的信息。,ROM,1.半导体存储器分类,EAROM（电改写ROM），虽然通常把E2PROM当作EAROM的同义词，但一些作者定义它们的差别为：EAROM可以逐位逐字（即逐单元）地用电擦除信息，而E2PROM是所有的单元同时用电擦除信息。,ROM,1.半导体存储器分类,闪存（flash）与EEPROM相相似，它所保存的数据也可通过外加高电压来擦除。EEPROM的缺点就是写人速度较慢，仅在微秒级。,ROM,1.半导体存储器分类,铁电RAM（FRAM）是利用铁电电容器的滞后特性来克服其他EEPROM写入速度慢的缺点。因为ROM的成本比RAM低，一般用做打印机、传真机、游戏机及ID卡的永久性存储器。下图和表分别表示了存储器的分类及不同类型存储器的特性。,ROM,1.半导体存储器分类,存储器分类,1.半导体存储器分类,存储器分类,1.半导体存储器分类,下图所示的是存储单元的等效电路。,1.半导体存储器分类,2.随机存取存储器RAM,下图所示为一个RAM的结构，虽然其结构的细节是多种多样的，但通常都是由许多存储单元、一个地址译码器、一个存储寄存器和一个读-写控制器组成的，每个存储单元可存储“0”或“1”的信息，所有存储单元排列成一个矩阵。,2.随机存取存储器RAM,RAM结构,其数据存储结构或者说其核心是由许多位于行和列上独立的存储单元构成的。每个单元可存储一位的二进制信息。在这种结构中，有2N行（也叫字线）和2M列（也叫位线），因而共有2N2M个存储单元。,2.随机存取存储器RAM,当一个地址码（A1A2An）加到译码器时，对应这个地址码单元的一行（列）被译码器的输出选中。然后，储存在这些单元内的信息由读-写控制器读到存储寄存器中，或是将储存在存储寄存器中的信息写入到这些被选中的单元。根据存储单元存储信息所用电路的类型，把RAM分为静态和动态存储器两种。,2.随机存取存储器RAM,1）静态RAM静态RAM（或简称为SRAM）的每个单元由一个触发器组成。因此只要不断掉电源，储存的信息就一直保留着。下图是一个存储单元的例子。在存储单元的矩阵中，每一列的所有存储单元，共用一对“0”位线和“1”位线。每一行的所有存储单元共用一根字线。,1)静态RAM,2.RAM,1）静态RAM将读写（R/W）存储器电路设计成可以修改（写）数据并存储在存储阵列中。同时也可按要求检索（读）数据。如果存储的数据可以长期保存（只要提供足够的电源电压）而不需要任何周期性的刷新操作，那么称这种存储电路是静态的。不仅要了解用于读、写数据的外围电路，而且要分析SRAM单元的电路结构和它们的工作过程。,1)静态RAM,2.RAM,SRAM存储单元的结构数据存储单元（即RAM阵列中1位存储单元）总是由具有两个稳定工作状态的简单锁存电路构成。根据双反相器锁存电路的预置状态，存储单元中的数据被译为逻辑“0”或逻辑“1”。,通过位线存取（读和写）存储单元中的数据，至少需要一个开关，它由相应的字线控制，即行地址选通信号。通常由nMOS构成的两个互补存取开关将1位的SRAM单元与互补位线（列线1）相连来实现。,（a）SRAM存储单元的组成,1)静态RAM,2.RAM,右图为MOS静态RAM存储单元的一般结构，由两个交叉连接的反相器和两个存取晶体管组成。,负载器件可能是多晶硅电阻或耗尽型nMOS晶体管，也可能是pMOS晶体管，这要根据存储单元类型来定。用做数据存取开关的传输门是增强型nMOS晶体管。,（b）MOSSRAM单元的一般电路结构,1)静态RAM,2.RAM,（c）电阻性负载SRAM单元（d）耗尽型负载nMOS管SRAM单元（e）完全CMOS管SRAM单元,1)静态RAM,2.RAM,对于电阻性负载反相器，对低功耗高电阻的需求与宽噪声容限及高速之间存在着矛盾。六晶体管耗尽型nMOSSRAM单元，其静态特性和噪声容限一般要优于电阻性负载单元。然而耗尽型负载SRAM单元的静态功耗使之不适合用于高密度SRAM阵列。完全CMOSSRAM单元目前应用最为广泛，因为它在各种电路结构中静态功耗最小，且与逻辑操作兼容。另外，CMOS单元同样也有较好的噪声容限和较快的转换时间。,1)静态RAM,2.RAM,完全CMOSSRAM单元采用交叉藕合的CMOS反相器可以很容易地设计出低功耗的SRAM单元。完全CMOS静态RAM单元的电路结构如下图所示，在互补位线上带有pMOS列上拉晶体管。存储单元由一个简单的CMOS锁存器（两个背对背连接的反相器）及两个互补存取晶体管（M3和M4）构成。只要提供电源，该单元将保持自身两种稳定状态中的一种。只要决定读或写操作的字线（行）被选通，那么存取晶体管即可导通，从而将存储单元与互补位线的列相连。,1)静态RAM,2.RAM,CMOSSRAM单元的电路拓扑结构,1)静态RAM,2.RAM,这种电路的拓扑结构最重要的优点是静态功耗非常小。一个CMOS存储单元仅在转换的过渡阶段从电源吸收电流。低待命功耗确实已成为增加高密度CMOSSRAM优越性的驱动力。CMOSSRAM单元的还具有较大的噪声容限带来的高抗噪声性能，并且具有在低电源电压情况下工作的能力。,1)静态RAM,2.RAM,采用CMOSSRAM单元可能带来的缺点是：为了给pMOS晶体管提供n阱及多晶硅接口，存储单元的面积可能略大于采用其他单元的面积。下图是六晶体管完全CMOSSRAM单元的典型版图。,1)静态RAM,2.RAM,CMOSSRAM单元的版图,1)静态RAM,2.RAM,由16个CMOSSRAM单元组成的4位4位SRAM阵列的版图,1)静态RAM,2.RAM,双极型RAM单元,NMOSRAM单元,1)静态RAM,2.随机存取存储器RAM,2)动态RAM动态RAM（或DRAM）存储单元是利用一个很小的电容储存电荷来保存信息的，这个电容通常称为存储电容。信息的“0”和“1”分别是根据存储单元内存储电容上有电荷和没有电荷表示的。,2)动态RAM,2.随机存取存储器RAM,右图是一个动态RAM的例子。这里只有一个经存储电容C连接到VSS的MOS场效应管。打算写入信息时，位线加高电平或低电平，字线从低电平升为高电平，MOS场效应管导通，电容C上相应为有电荷或无电荷。当字线回到低电平时，信息就保存在C上。,动态MOS存储单元,打算读出储存的信息时，将字线升为高电平，电容C上有电荷或无电荷的情况可在位线读出。这就读出了相应信息“1”或“0”。,动态RAM,2.随机存取存储器RAM,储存在电容C中的电子电荷会逐渐泄漏，因此，在电荷完全泄漏掉以前，必须写入信息。换句话说，存储单元必须被刷新。刷新频率取决于MOS场效应管的泄漏情况，随着温度增加，刷新频率急剧增加。在70C时，典型的要求是每2ms刷新一次，而在温度较低时，刷新时间的间隔可能增加为几百ms。同静态MOS存储器比较，刷新是动态MOS存储器的缺点。,动态RAM,2.随机存取存储器RAM,因为单个MOS场效应管可代替一个触发器，一个动态RAM占据的面积很小。于是，在同样芯片的面积上，动态RAM封装的存储单元数是静态RAM存储单元的数倍（根据工艺情况，约为4-10倍）。,动态RAM,3.ROM,RAM（DRAM和SRAM）的缺点之一就是掉电后所储存的数据会丢失。ROM是只读存储器，ROM用于永久保存数据或者程序代码，有着大量的应用领域。例如，有固定应用的处理器所用的程序存储，包括洗衣机、计算器、游戏机和其他家用电器中的处理器，程序一旦开发好，就只需要读操作，ROM单元中的内容是永久在固定的，因而设计简单，存储器面积小，加工时间短。,3.ROM,ROM，其封装密度比静态RAM至少高几倍（大约十倍），例如在和16K的静态RAM相同的面积上，可以容易地封装160KROM。ROM的封装密度比动态RAM约高2或3倍，因为ROM的存储机理简单，所以也比动态RAM容易制造。当产量很高时，一个ROM比一个静态RAM或动态RAM的价格便宜很多，例如，ROM每比特成本比静态RAM的低4-8倍。,3.ROM,1)ROM单元电路下图给出了几种ROM存储单元的结构，当通过字线和位线选中单元时，它应该能输出相应的0或者1。,1）ROM单元电路,3.ROM,1）ROM单元电路,3.ROM,基于二极管的ROM单元，假设位线通过电阻被钳位到地，即通过电阻下拉到地，而没有接其他任何输入，这是输出0的单元的情况，由于位线和字线没有接，位线为低电平，与字线无关。对于输出1的单元，当字线为高时，二极管导通，位线被上拉到VWL-VDon，使位线为1。总之，在位线和字线之间是否存在二极管代表了ROM单元保存的是1还是0。,1）ROM单元电路,3.ROM,2)ROM阵列结构只读存储阵列也可看做是一种简单的组合布尔型网络，它对每个输入组合（即每个地址）都会产生一个指定的输出值。因此，在一个特定地址存储二进制信息，可以通过被选行（字线）与被选列（位线）间有无数据路径（相当于在特定位置有无元件）来实现。,2)ROM阵列结构,3.ROM,接下来，将分析MOSROM阵列的两种实现方法。首先考虑下图所示的4位x4位存储阵列的情况。在此图中，每一列由一个伪nMOSNOR门构成，每个门都由一些行信号即字线驱动。,2)ROM阵列结构,3.ROM,基于NOR的4位4位ROM阵列的示例,2)ROM阵列结构,3.ROM,如前述，一次仅有一个字线信号通过升高电平到VDD而被激活，而所有其他的字线被保持在低电平。如果一个激活的晶体管位于列和被选行的交点上，那么列电压将被晶体管下拉到逻辑低电平。如果交点上没有激活的晶体管，那么列电压被pMOS负载器件拉到高电平。这样，交点上没有激活的晶体管时存储逻辑“1”，有激活晶体管时存储逻辑“0”。,NORROM,3.ROM,在实际的ROM版图中，阵列在初始制造时，每个行与列的交点都有一个nMOS管。在最后的金属蒸溅工序中，省略相应nMOS晶体管漏极、源极或是栅电极的连接就存储“1”。下图所示为在一个NORROM阵列中，4个nMOS晶体管形成了由两条金属位线和两条多晶硅字线的交点。,NORROM,3.ROM,为了节省芯片面积，每两个相邻行上的晶体管被排列到一条公共地线上。为了在特定地址位置存储一个“0”，相应的晶体管漏极必须经过金属扩散触点连到金属位线。另一方面，如果没有这个触点，就是在单元中存储了“1”。,NORROM,3.ROM,一种NORROM阵列的版图示例,NORROM,3.ROM,下图所示为一个ROM阵列的大部分，图中未画出连到金属线上的pMOS负载管。这里描述的是4位4位ROM阵列如何用前面介绍过的触点掩膜型编程方法来实现。注意，在此结构中的16个nMOS晶体管仅有8个经金属-扩散触点连到位线。实际上，为了减少ROM阵列的横向尺寸，金属列线被直接布到扩散列线之上。,NORROM,3.ROM,前图所示4位4位NORROM阵列示例的版图,NORROM,3.ROM,另一种实现NORROM版图的方法是通过沟道注入提升nMOS晶体管阈值电压，使nMOS晶体管失活。下图为一个NORROM阵列的电路图，每两行的nMOS晶体管共用一个接地点，每个与金属位线相接的漏极扩散区由两个相邻的晶体管共用。,NORROM,3.ROM,NORROM,3.ROM,在这种情况下，所有的nMOS晶体管都已经与列线（位线）相连，因此，要在某一特定位置存储“1”，不可能通过忽略相应的漏极接点来实现。而是在制造过程中通过有选择的沟道注入将晶体管的阈值电压升高到VOH以上，使与存储“1”有关的nMOS晶体管失活。,NORROM,3.ROM,4位4位NORROM阵列的版图，存储“1”位晶体管的阈值电压通过注入升到VDD,NORROM,3.ROM,上图为4位4位的ROM阵列示例的另一种版图，它基于注入掩膜型编程方法。注意，在这种情况下，每个阈值电压的注入表示存储了一个“1”，而所有其他（无注入）晶体管则相应地存储“0”。由于该结构中每个金属-扩散触点是由两个相邻晶体管共用的，故与触点掩膜型ROM版图相比，注入掩膜型ROM版图具有更高的存储密度，即每个存储单元占用更小的硅片面积。,NORROM,3.ROM,NANDROM在这种设计中，每条位线都由一些行信号即字线驱动一个耗尽型负载NAND门组成。,NANDROM,3.ROM,NANDROM,3.ROM,NANDROM阵列示例的注入掩膜型版图。存储“0”的晶体管的阈值电压通过注入降到0V,NANDROM,3.ROM,图中n型扩散区竖直列线等间隔地与多晶硅的水平行线相交，因此在每个行列交点上有一个nMOS晶体管。带有阈值电压注入的晶体管同正常的耗尽型元件的作用一样，因此无论栅极电压如何都可提供一条持续的电流通路。因此这种结构不需要将触点置于阵列中，所以它比NORROM阵列更紧凑。,NANDROM,3.ROM,然而，由于在每一列中有多个串联的nMOS晶体管，因此其存取时间比NORROM慢。一种可取的NANDROM阵列版图在逻辑“0”位置不放nMOS管，像在PLA（可编程逻辑阵列）的版图情况一样，在这种情况下，不需要的晶体管并不是在那个位置进行阈值电压注入，而只是简单地用一条金属线代替。,NANDROM,3)可改写可编程只读存储器(EPROM，ErasablePROM)EPROM的信息内容可以多次编程和改写，可以通过紫外线等照射擦除原来的内容。,3.ROM,3.ROM,EPROM是采用浮栅技术生产的可编程存储器，一般的EPROM用叠栅MOS管(SIMOS，Stacked-gateInjectionMOS)构成基本的存储单元，EPROM的结构如下图所示。浮栅被绝缘物质SiO2所包围。,(a)EPROM单元结构(b)存储器外形图,3.ROM,在写入数据前，浮栅没有电子，当源极接地，给控制栅(接在行选择线上)加上控制电压时，在漏、源极之间形成N型沟道(在P型衬底上感应出一个反型层，P型衬底的少子电子连接漏、源极的两个N型半导体而导通)，MOS管导通，如下图所示。,3.ROM,而当浮栅带有电子时，则衬底表面感应出正电荷，这使得MOS管的开启电压变高，如果给同样控制栅加上同样的控制电压，MOS管仍然处于截止状态。SIMOS管可以利用浮栅是否积累有负电荷来存储二值数据。,3.ROM,如果在漏、源极之间加足够高的正电压后，漏、源极之间形成强电场，使衬底与漏极之间的PN结产生雪崩击穿，使得一些速度较高的电子穿越SiO2层，到达浮栅。,3.ROM,当漏极上外加的高压去掉以后，俘获在浮置栅上的电子由于被绝缘层所包围无法消散而长期保存在浮置栅上，使浮置栅带负电位，从而使该场效应管的开启电压增加，在正常工作状态下处于截止状态，并且在漏、源极之间的沟道中感应出正电荷。这样漏、源极之间失去N沟道，即使在控制栅加+5V电压时，漏、源极之间也不可能形成导电沟道，如下图所示。,3.ROM,EPROM的工作原理图(a)形成导电沟道(b)没有导电沟道,3.ROM,EPROM上方开设一个石英玻璃窗，在紫外线照射下，使SiO2层中产生电子空穴对，为浮置栅上的电子提供泄放通道。对EPROM编程时，必须先进行擦除后，才能进行编程。当叠栅MOS管作为基本存储单元构成EPROM芯片时，使用前，浮置栅上没有电子，称为空白片。写入过程实际上是使某些存储单元的浮置栅上注入电子的过程。,3.ROM,4)电可改写可编程只读存储器(EEPROM，ElectricallyEPROM)EEPROM存储单元的结构如下图所示。它仍采用浮栅结构，但浮栅有一延长区，在浮栅与漏区之间有一个薄氧化层(厚度只有10nm甚至更薄)的区域，这个区域称为隧道区。,3.ROM,EEPROM存储单元的结构图,3.ROM,当隧道区的电场强度大到一定程度(107V/cm)时，在漏区与浮栅之间出现导电隧道，电子可以通过，形成电流，使得一些电子穿越SiO2层，到达浮栅。这种现象称为隧道效应。编程时，在栅-漏极之间加正电压（10V），电子通过隧道穿透效应而进入浮栅。擦除时是在栅-漏极之间加负电压（-10V），电子就从浮栅扫向衬底。,3.ROM,5)快闪存储器(FlashEEPROM)快闪存储器(FlashEEPROM)又称为快擦快写存储器，具有EPROM的集成度和EEPROM的灵活性。快闪存储器的结构如下图所示。浮栅与P型衬底的距离更短，约为10nm。擦除与编程是利用氧化层上的不同区域和两种不同的机理。,3.ROM,FlashEEPROM,3.ROM,擦除时，控制栅接地，而源级加12V，这是隧道效应起作用，浮栅上的负电荷通过隧道而到达源端。编程时，栅极上加高电压（12V），漏极接地，这时电子通过雪崩热电子注入浮栅。,FlashEEPROM,FlashEEPROM存储单元的结构图,3.ROM,FlashEEPROM,6)熔丝型(fuses)PROM熔丝采用很细的低熔点合金丝多晶硅导线。在写入数据时，只要将需要写入0的那些存储单元的熔丝烧断。编程时，先输入地址信号，提高VCC到编程所需要的电压，在对应写0的位线上，加入编程脉冲，写入放大器的输出为低电平，这样就会有很强的脉冲电流通过熔丝，将熔丝烧断。,3.ROM,熔丝编程结构示意图,3.ROM,二极管PROM,双极性PROM,7)反熔丝型(Anti-fuse)PROM反熔丝型PROM的结构示意图如图1-7所示，电介质夹在多晶硅和扩散层之间。与熔丝型PROM相反，当有编程高电压(例如18V)加到电介质两端时，击穿介质，介质呈现很小的电阻(小于500)，将两层导电材料连通；当没有编程时，在两层导电材料之间的介质的电阻非常高(大于100M)，介质相当于绝缘体。,3.ROM,反熔丝型PROM的结构示意图,3.ROM,反熔丝型PROM的优点是反熔丝所占用的面积很小，适合做要求集成度很高的可编程逻辑器件的开关，但是，其缺点同样明显，属于一次性可编程器件，不能够重复使用。,3.ROM,PROM实现组合逻辑功能,简单可编程逻辑器件的“与”阵列和“或”阵列,实现逻辑函数时，运用简化后的与或表达式，由与阵列构成与项，然后用或阵列实现相应的或运算。例如，要实现下列多输出