DSP2812引脚说明.doc_第1页
DSP2812引脚说明.doc_第2页
DSP2812引脚说明.doc_第3页
DSP2812引脚说明.doc_第4页
DSP2812引脚说明.doc_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

表1-2 引脚功能和信号情况名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装XINTF信号(只限于F2812)XA18D7158O/ZXA17B7156O/ZXA16A8152O/ZXA15B9148O/ZXA14A10144O/ZXA13E10141O/ZXA12C11138O/Z19位地址总线XA11A14132O/ZXA10C12130O/ZXA9D14125O/ZXA8E12125O/ZXA7F12121O/ZXA6G14111O/ZXA5H13108O/ZXA4J12103O/ZXA3M1185O/ZXA2N1080O/ZXA1M243O/ZXA0G518O/ZXD15A9147I/O/ZPU16位数据总线XD14B11139I/O/ZPUXD13J1097I/O/ZPUXD12L1496I/O/ZPUXD11N974I/O/ZPUXD10L973I/O/ZPUXD9M868I/O/ZPUXD8P765I/O/ZPUXD7L554I/O/ZPUXD6L339I/O/ZPUXD5J536I/O/ZPUXD4K333I/O/ZPUXD3J330I/O/ZPUXD2H527I/O/ZPUXD1H324I/O/ZPUXD0G321I/O/ZPU续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装XINTF信号(仅F2812)XMP/F117IPU可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域7有效,为低电平时区域7无效,可使用片内的Boot ROM功能。复位时该信号被锁存在XINTCNF2寄存器中,通过软件可以修改这种模式的状态。此信号是异步输入,并与XTIMCLK同步E7159IPU外部DMA保持请求信号。为低电平时请求XINTF释放外部总线,并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时,XINTF释放总线。此信号是异步输入并与XTIMCLK同步K1082O/Z外部DMA保持确认信号。当XINTF响应的请求时呈低电平,所有的XINTF总线和选通端呈高阻态。和信号同时发出。当有效(低)时外部器件只能使用外部总线P144O/ZXINTF区域0和区域1的片选,当访问XINTF区域0或1时有效(低)P1388O/ZXINTF区域2的片选。当访问XINTF区域2时有效(低)B13133O/ZXINTF区域6和7的片选。当访问区域6或7时有效(低)N1184O/Z写有效。有效时为低电平。写选通信号是每个区域操作的基础,由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定M342O/Z读有效。低电平读选通。读选通信号是每个区域操作的基础,由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意:和是互斥信号XR/N451O/Z通常为高电平,当为低电平时表示处于写周期,当为高电平时表示处于读周期续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装XREADYB6161IPU数据准备输入,被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中,XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。在异步模式中,在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关JTAG和其他信号X1/XCLKINK97758I振荡器输入/内部振荡器输入,该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源,条件是要在该引脚上提供适当的驱动电平,为了适应1.8V内核数字电源(VDD),而不是3.3V的I/O电源(VDDIO)。可以使用一个嵌位二极管去嵌位时钟信号,以保证它的逻辑高电平不超过VDD(1.8V或1.9V)或者去使用一个1.8V的振荡器X2M97657I振荡器输出XCLKOUTF1111987O源于SYSCLKOUT的单个时钟输出,用来产生片内和片外等待状态,作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等,或是它的1/2,或是1/4。复位时XCLKOUT = SYSCLKOUT/4TESTSELA1313497IPD测试引脚,为TI保留,必须接地D6160113I/OPU器件复位(输入)及看门狗复位(输出)。器件复位,XRS使器件终止运行,PC指向地址0x3F FFC0(注:0xXX XXXX中的0x指出后面的数是十六进制数。例如0x3F FFC0=3FFFC0h)当XRS为高电平时,程序从PC所指出的位置开始运行。当看门狗产生复位时,DSP将该引脚驱动为低电平,在看门狗复位期间,低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有内部上拉(典型值100mA)的开漏缓冲器,推荐该引脚应该由一个开漏设备去驱动TEST1M76751I/O测试引脚,为TI保留,必须悬空TEST2N76650I/O测试引脚,为TI保留,必须悬空续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装B1213598IPD有内部上拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平,器件以功能模式操作,测试复位信号被忽略注意:在上不要用上拉电阻。它内部有上拉部件。在强噪声的环境中需要使用附加上拉电阻,此电阻值根据调试器设计的驱动能力而定。一般取22k即能提供足够的保护。因为有了这种应用特性,所以使得调试器和应用目标板都有合适且有效的操作TCKA1213699IPUJTAG测试时钟,带有内部上拉功能TMSD1312692IPUJTAG测试模式选择端,有内部上拉功能,在TCK的上升沿TAP控制器计数一系列的控制输入TDIC1313196IPU带上拉功能的JTAG测试数据输入端。在TCK的上升沿,TDI被锁存到选择寄存器、指令寄存器或数据寄存器中TDOD1212793O/ZJTAG扫描输出,测试数据输出。在TCK的下降沿将选择寄存器的内容从TDO移出EMU0D11137100I/O/ZPU带上拉功能的仿真器I/O口引脚0,当为高电平时,此引脚用作中断输入。该中断来自仿真系统,并通过JTAG扫描定义为输入/输出EMU1C9146105I/O/ZPU仿真器引脚1,当为高电平时,此引脚输出无效,用作中断输入。该中断来自仿真系统的输入,通过JTAG扫描定义为输入/输出ADC模拟输入信号ADCINA7B5167119I采样/保持A的8通道模拟输入。在器件未上电之前ADC引脚不会被驱动ADCINA6D5168120IADCINA5E5169121IADCINA4A4170122IADCINA3B4171123IADCINA2C4172124IADCINA1D4173125IADCINA0A3174126I续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装ADCINB7F599I采样/保持B的8通道模拟输入。在器件未上电之前ADC引脚不会ADCINB6D188IADCINB5D277IADCINB4D366IADCINB3C155IADCINB2B144IADCINB1C333IADCINB0C222IADCREFPE21111OADC参考电压输出(2V)。需要在该引脚上接一个低ESR(50m1.5)的10F陶瓷旁路电容,另一端接至模拟地ADCREFME41010OADC参考电压输出(1V)。需要在该引脚上接一个低ESR(50m1.5)的10F陶瓷旁路电容,另一端接至模拟地ADCRESE-XTF21616OADC外部偏置电阻(24.9k)ADCBGREFNE6164116I测试引脚,为TI保留,必须悬空AVSSREFBGE31212IADC模拟地AVDDREFBGE11313IADC模拟电源(3.3V)ADCLOB3175127I普通低侧模拟输入VSSA1F31515IADC模拟地VSSA2C5165117IADC模拟地VDDA1F41414IADC模拟电源(3.3V)VDDA2A5166118IADC模拟电源(3.3V)VSS1C6163115IADC数字地VDD1A6162114IADC数字电源(1.8V)VDDAIOB211I/O模拟电源(3.3V)VSSAIOA2176128I/O模拟地电源信号VDDH123201.8V或1.9V核心数字电源VDDL13729VDDP55642VDDP97556VDDP1263VDDK1210074VDDG1211282VDDC1411282VDDB10143102VDDC8154110续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装VSSG41917内核和数字I/O地VSSK13226VSSL23826VSSP45239VSSK658VSSP87053VSSM107859VSSL118662VSSK139973VSSJ14105VSSG13113VSSE1412088VSSB1412995VSSD10142VSSC10103VSSB8153109VDDAIOB211I/O模拟电源(3.3V)VSSAIOA2176128I/O口模拟地VDDIOJ43125I/O数字电源(3.3V)VDDIOL76449VDDIOL1081VDDION14VDDIOG1111483VDDIOE9145104VDD3VLN86952Flash核电源(3.3V),上电后所有时间内都应将该引脚接至3.3V通用输入/输出(GPIO)或外围信号GPIOA或EVA信号GPIOA0PWM1(O)M129268I/O/ZPUGPIO或PWM输出引脚1GPIOA1PWM2(O)M149369I/O/ZPUGPIO或PWM输出引脚2GPIOA2PWM3(O)L129470I/O/ZPUGPIO或PWM输出引脚3GPIOA3PWM4(O)L139571I/O/ZPUGPIO或PWM输出引脚4GPIOA4PWM5(O)K119872I/O/ZPUGPIO或PWM输出引脚5GPIOA5PWM6(O)K1410175I/O/ZPUGPIO或PWM输出引脚6GPIOA6T1PWM-T1CMPJ1110276I/O/ZPUGPIO或定时器1输出1续表 名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装GPIOA7T2PWM_T2CMPJ1310477I/O/ZPUIGPIO或定时器2输出2GPIOA8CAP1_QEP1(I)H1010678I/O/ZPUIGPIO或捕获输入1GPIOA9CAP2_QEP2(I)F1110779I/O/ZPUGPIO或捕获输入2GPIOA10CAP3_QEPI1(I)F1210980I/O/ZPUGPIO或捕获输入3GPIOA11TDIRA(I)F1411685I/OZPUGPIO或计数器方向GPIOA12TCKINA(1)F1311786I/O/ZPUGPIO 或计数器时钟输入GPIOA13(I)E1312289I/O/ZPUGPIO或比较器1输出GPIOA14(I)E1112390I/O/ZPUGPIO或比较器2输出GPIOA15(I)F1012491I/O/ZPUGPIO或比较器3输出GPIOB或EVB信号GPIOB0PWM7(O)N24533I/O/ZPUGPIO或PWM输出引脚7GPIOB1PWM8(O)P24634I/O/ZPUGPIO或PWM输出引脚8GPIOB2PWM9(O)N34735I/O/ZPUGPIO或PWM输出引脚9GPIOB3PWM10(O)P34836I/O/ZPUGPIO或PWM输出引脚10GPIOB4PWM11(O)L44937I/O/ZPUGPIO或PWM输出引脚11GPIOB5PWM12(O)M45038I/O/ZPUGPIO或PWM输出引脚12GPIOB6T3PWM_T3CMPK55340I/O/ZPUGPIO或定时器3输出GPIOB7T4PWM_T4CMPN55541I/O/ZPUGPIO或定时器4输出GPIOB8CAP4_QEP3(I)M55743I/O/ZPUGPIO或捕获输入#4GPIOB9CAP5_QEP4(I)M65944I/O/ZPUGPIO或捕获输入#5GPIOB10CAP6_QEPI2(I)P66045I/O/ZPUGPIO或捕获输入#6GPIOB11TDIRB(I)L87154I/O/ZPUGPIO或定时器方向GPIOB12TCLKINB(I)K87255I/O/ZPUGPIO或定时器时钟输入GPIOB13(I)N66146I/O/ZPUGPIO或比较器4输出GPIOB14(I)L66247I/O/ZPUGPIO或比较器5输出GPIOB15(I)K76348I/O/ZPUGPIO或比较器6输出GPIOD或EVA信号GPIOD0(I)H1411081I/O/ZPU定时器1比较输出GPIOD1/(I)G1011584I/O/ZPU定时器2比较输出或EV-A开启外部AD转换输出GPIOD或EVB信号GPIOD5(I)P107960I/O/ZPU定时器3比较输出GPIOD6/(I)P118361I/OZPU定时器4比较输出或EV-B开启外部AD转换输出续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装GPIOE或中断信号GPIOE0XINT_(I)D9149106I/O/Z通用I/O或XINT1或核心输入GPIOE1XINT2_ADCSOC(I)D8151108I/O/ZPUGPIO或XINT2或开始AD转换GPIOE2XNMI_XINT13(I)E8150107I/O/ZPUGPIO或XNMI或XINT13GPIOF或串行外围接口(SPI)信号GPIOF0SPISIMOA(O)M14031I/O/ZGPIO或SPI从动输入,主动输出GPIOF1SPISOMIA(I)N14132I/O/ZGPIO或SPI从动输出,主动输入GPIOF2SPICLKA(I/O)K23427I/O/ZGPIO或SPI时钟GPIOF3SPISTEA(I/O)K43528I/O/ZGPIO或SPI从动传送使能GPIOF或串行通信接口A(SCI-A)信号GPIOF4SCITXDA(O)C7155111I/O/ZPUGPIO或SCI异步串行口发送数据GPIOF5SCIRXDA(I)A7157112I/O/ZPUGPIO或SCI异步串行口接收数据GPIOF6CANTXA(O)N128764I/O/ZPUGPIO或eC

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论