电子技术课程设计--数字电子钟.doc

电子技术课程设计电子技术课程设计数字电子钟学 院电气学院专业班级 指导教师姓 名学 号 13 摘要数学逻辑课程设计选题是电子钟的设计，运用Multisim 10仿真软件进行电子钟的设计。主要原理是由555芯片及门电路产生多谐震荡，再经过由74LS90构成的分频器进行分频，最终输出稳定的为1HZ秒脉冲，作为时间基准。秒计时器满60向分计时器进位，分计时器满60向小时计时器进位，小时计时器以12为一个周期，上午下午用两个发光二极管来区分。显示器用七段共阴数码管，用CD4511作为其驱动电路。计时出现误差或者调整时间时可用校时电路进行时、分的调整。【关键词】Multisim 10、电子钟、校时电路AbstractMathematical logic course topic is the design of the electric clock, using 10 simulation software Multisim the design of the electric clock. The main principle is made of 555 chip and gate circuits produce many harmonic shocks, and by 74 LS90 by a frequency division is points, and finally the frequency stable output for 1 HZ ac second pulse, as time benchmark. Second timer full 60 points, points to the timer carries timer full 60 hours timer to carry and hours timer to 12 for a cycle, morning with two in the afternoon light emitting diode to distinguish. Display panels for seven of Yin digital tube, with CD4511 as its driver circuit. Timing error or adjust the time there can be used when the circuit and minutes of adjustment.【 key words 】 Multisim 10, electric clock, reset circuit目录前言1第一章 设计要求21.1设计的任务与要求21.2设计的技术指标2第二章 系统设计3第三章 单元电路设计43.1 秒信号发生器43.1.1 由555时基电路构成的秒信号发生器43.1.2 由石英晶体构成的秒信号发生器63.3 计数器63.3.1 六十进制计数器63.3.2 十二进制计数器73.4 显示器83.5 校正电路9第四章 仿真与实验11第五章 设计总结135.1 实验结论135.2心得体会13第六章 附录13附录A 系统总图14附录B 元器件清单15附录C 参考文献15前言 自从人类有了时间的概念，对时间的要求变得越来越精确。而原先的机械表无法满足现代人们的紧张需求，于是产生了更直观、更准确的电子钟。这次电子技术课程设计就要求我们设计一个能够准确报时的电子钟电路，并按照各种需求加入许多功能，以完善所设计的数字电子钟。电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显 示直观、无机械传动装置等优点，因而得到广泛应用。随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟，比如在城市的主要营业场所、车站、码头等公共场所。第一章 设计要求1.1设计的任务与要求数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.2设计的技术指标用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，主要技术指标如下：1. 实现由振荡器和分频器产生频率接近1Hz的秒信号发生器。2. 能准确计时，以数字形式显示时、分、秒的时间。3. 小时为十二进制显示，用两个发光二极管实现上午和下午的区分。4. 能够实现对小时和分钟的手动或自动校时。第二章 系统设计如图2.1为系统设计框图，由图可知，本设计由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，即产生1Hz的信号脉冲，不同进制的计数器产生计数，译码器和显示器进行显示，小时采用12进制，并用显示上午或下午的二极管来区分。通过校时电路实现对时、分、秒的校准。图2.1 系统设计框图 其中振荡器和分频器组成秒信号发生器，秒信号发生器是计时器的核心。振荡器由555时基电路组成，产生1KHz的脉冲信号，送入分频器。分频器由三片74LS90组成，输出1Hz的秒脉冲。校时电路为手动校时，可实现对时、分的调整。计数器选用74LS90 TTL 可二/五分频十进制计数器。译码器选用CD4511，显示器选用七段共阴数码管。第三章 单元电路设计由图2.1的系统设计框图可知，本设计由振荡器、分频器、计数器、译码器、 显示器、校正电路组成。其中振荡器和分频器组成秒信号发生器。3.1 秒信号发生器秒信号发生器是计时器的核心，也是数字电子钟的核心，它的稳定度和频率的准确度决定了计时器的准确度和数字钟的质量。秒信号发生器一般由振荡器和分频器组成。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。根据选用的振荡器的不同，我们可以把秒信号发生器分为由555时基电路构成的秒信号发生器和由石英晶体构成的秒信号发生器。3.1.1 由555时基电路构成的秒信号发生器在本设计中，采用的是由精度不高的555时基电路构成的秒信号发生器。振荡器由集成电路555与RC组成，分频器是由3个中规模计数器74LS90构成的3级1/10分频。1. 振荡器如图3.1，为由555时基电路构成的多谐振荡器。接通电源后，电容C2被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C2通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为：tpL=R2 Cln0-2/3Vcc0-1/3Vcc=R2Cln20.7R2C当C2放电结束时，T截止，VCC将通过R1、R2向电容器C2充电，vC由1/3VCC上升到2/3VCC所需的时为：tpH=（R1+R2 ）ClnVcc-1/3VccVcc-2/3Vcc=（R1+R2 ）Cln20.7（R1+R2 ）C当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为。f=1tpH+tpL1.3R1+2R2C 本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.图3.1 由555构成的振荡器2. 分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。图3.2 由74LS90构成的分频器本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个中规模计数器74LS90构成的3级1/10分频。如图3.2为测试时电路。3.1.2 由石英晶体构成的秒信号发生器如图3.3，为由石英晶体构成的秒信号发生器，在此做简要说明。通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如选择晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出。如果选择用石英晶体振荡器，则不需要用分频器。图3.3 由石英晶体构成的秒脉冲发生器3.3 计数器由 图1的系统方框图可以清楚的看到，显示“时”、“分”、“秒”需要6片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为12进制计数，上午下午用两个放光二极管区分。在本设计中计数器均用74LS90来实现：3.3.1 六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图5所示，是采用两片中规模集成电路74LS90级联起来构成的“秒”，“分”计数器。由图3.4可知，U9是十进制计数器，U9的QD作为十进制的进位信号，74LS90N计数器是十进制异步计数器，用反馈清零法来实现十进制计数，U8和与非门组成六进制计数。74LS90N是在CP信号的下降沿触发下进行计数，U8的QA和QC相与0101的下降沿，作为“分（时）”计数器的输入信号。U8的输出0110高电平1分别送到计数器的R01、R02端清零，74LS90N内部的R01、R02与非后清零而使计数器归零，完成六进制计数。由此可见，U9和U8串接实现了六十进制计数。3.3.2 十二进制计数器不论“时”计数采用24进制还是12进制，都由两个74LS90组成，如图3.5所示。如果采用24进制，当“时”个位U4计数器输入端A（14脚）来到第10触发信号时，U22计数器清零，进位端QD向U21“时”十位计数器输入进位信号，当第24个“时”（来自“分”计数器输出的进位信号脉冲到达时U21计数器的状态位“0100”，U22计数器的状态为“0010”，此时“时”个位计数器的QC,和“时”十位计数器的QB输出都为“1”，相与后为“1”。把它们分别送入U21和U22计数器的清零端R01和R02，通过74LS90N内部的与非后清零，计数器复零，从而完成二十四进制计数。如果采用12进制计数，则需要再加一片74LS90N构成二进制计数器，以实现上午和下午的分别计数，上午则LED1亮，下午则LED2亮，以此来区分上午和下午。图3.4 60进制秒计数器实验原理图图3.5 12进制时计数器实验原理图3.4 显示器显示器有两种：共阳极显示器或共阴极显示器。选择CD4511作为显示译码电路；由于CD4511译码器译码的是高电平，所以选择七段共阴数码管作为显示单元电路。译码器也可以选择74LS48。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。在仿真与实验时，为了方便调试，选择内置由译码电路的数码管DCD_HEX代替CD4511和七段共阴数码管，作为显示器。如图3.6所示：图3.6 数码管显示器3.5 校正电路当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，可能会产生抖动。需进行消抖。如图3.7为手动校正电路，正常工作时，J1和J3闭合，需要对时校正时，打开J1，需要对分校正时，打开J3,然后手动J2，产生脉冲，实现对时或分的校正。图3.7 手动校正电路如图3.8为自动动校正电路，正常工作时，J1和J2闭合，需要对时校正时，打开J1，需要对分校正时，打开J2,这时候，由秒信号发生器产生脉冲，实现自动对时或分的校正。当时间达到正确的时间时，再闭合J1或J2。图3.8 自动校正电路第四章 仿真与实验利用Mltisim 10对本设计进行调试、仿真，部分结果如下图所示：图4.1 由555时基电路构成的秒信号发生器图4.2 由555构成的秒信号发生器的测试脉冲波形图4.3 手动校准电路图4.4 分、秒测试电路图4.5 电子钟显示第五章 设计总结5.1 实验结论通过运用数字集成电路设计的12小时制的数字电子时钟，经过试验，成功实现了一下基本功能：1. 实现由振荡器和分频器产生频率接近1Hz的秒信号发生器。2. 能准确计时，以数字形式显示时、分、秒的时间。3. 小时为十二进制显示，用两个发光二极管实现上午和下午的区分。4. 能够实现对小时和分钟的手动校时。5.2心得体会通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯，对自己以后的学习和工作有很大的帮助。虽然这只是一次简单的课程设计，但通过这