计算机组成原理课程设计基本模型机的设计-加减法指令的实现.docx

武汉理工大学计算机组成原理课程设计报告说明书 目录课程设计任务书11.设计目的及设计原理21.1设计目的21.2设计原理32.模型机的逻辑框图33.指令系统及其指令格式43.1指令系统43.2指令格式64.微程序的设计及其实现的方法74.1微指令格式的设计74.2后续微地址的产生方法74.3 微程序入口地址的形成85.模型机时序分析106.指令执行流程117.源程序,程序的指令代码及微程序127.1 源程序127.2 程序的指令代码127.3微程序138.实现过程149.课程设计总结19课程设计任务书学生姓名： 陈千 专业班级： 物联网1103班指导教师： 程艳芬 工作单位：计算机科学与技术学院题 目: 基本模型机的设计加减法指令的实现初始条件： 理论：学完“电工电子学”、“数字逻辑”、“汇编语言程序设计”、和“计算机组成原理”课程，掌握计算机组成原理实验平台的使用。 实践：计算机学院科学系实验中心提供计算机、实验的软件、硬件平台，在实验中心硬件平台验证设计结果。要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、基本模型机系统分析与设计，利用所学的计算机组成原理课程中的知识和提供的实验平台完成设计任务，从而建立清晰完整的整机概念。2、根据课程设计题目的要求，编制实验所需的程序，上机测试并分析所设计的程序。3、课程设计的书写报告应包括： （1）课程设计的题目。 （2）设计的目的及设计原理。 （3）根据设计要求给出模型机的逻辑框图。 （4）设计指令系统，并分析指令格式。 （5）设计微程序及其实现的方法（包括微指令格式的设计，后续微地址的产生方法以及微程序入口地址的形成）。 （6）模型机当中时序的设计安排。 （7）设计指令执行流程。 （8）给出编制的源程序,写出程序的指令代码及微程序。 （9）说明在使用软件HKCPT的联机方式与脱机方式的实现过程（包括编制程序中加减法指令的时序分析，累加器A和有关寄存器、存储器的数据变化以及数据流程）。 （10）课程设计总结（设计的特点、不足、收获与体会）。时间安排： 周一：熟悉相关资料。 周二：系统分析,设计程序。 周三、四：编程并上实验平台调试 周五：撰写课程设计报告。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日模型机的设计加减法指令的实现1.设计目的及设计原理1.1设计目的 运用所学的知识，通过使用软件HKCPT掌握各个单元模块的工作原理，进一步将其组成完整的系统，构成一台基本的模型计算机，并了解程序编译、加载的过程，以及通过微单步、单拍调试理解模型机中的数据流向。本实验主要是设计加减法指令的实现，将汇编语言程序设计，数字逻辑与或运算原理以及计算机组成原理3方面的知识结合到一起利用此软件平台实现连续几个数的加减法运算，从而了解逻辑运算运算单元的运行过程。1.2设计原理CPU是计算机的核心，它是通过指令和微指令的执行来工作的。指令是计算机要完成的某一项功能，每一条机器指令对应到执行的过程中是一段微程序。一段微程序含多条微指令，而一条微指令又含多个微命令。一个微命令驱动某个硬件部件执行某种操作。通过这样一个关系，从而达到由计算机指令来驱动计算机各个硬部件的协调工作以实现一条指令的执行。在之前的各个模块实验中，各模块的控制信号都是由实验者手动模拟产生的。而在真正的实验系统中，模型机的运行是在微程序的控制下，实现特定指令的功能。在本实验平台中，模型机从内存中取出、解释、执行机器指令都将由微指令和之相配合的时序来完成，即一条机器指令对应一个微程序。2.模型机的逻辑框图简单的模型计算机是由算术逻辑单元、微程序单元、堆栈寄存器单元、累加器，启停、时序单元、总线和存储器单元组成。在模型机中，我们将要实现RAM的读写指令，寄存器的读写指令，跳转指令，ALU的加、减、与、或指令。把通用寄存器作为累加器A，进行左、右移等指令，整体构成一个单累加器多寄存器的系统。整机的逻辑框图如下：3.指令系统及其指令格式3.1指令系统本实验平台内采用的是8位数据总线和8位地址总线方式，设计指令系统时，主要考虑的是指令的类型，寻址方式和编码方式。指令类型包括算术/逻辑运算类指令、移位操作类指令（带进位或不带进位）、数据传送类指令、程序跳转指令（有条件或无条件）、存储器操作类指令等。寻址方式包括直接地址寻址、寄存器直接寻址、寄存器间接寻址、立即数寻址等。指令格式的设定一般与机器的字长、存储器的容量以及指令的功能有关。主要包括操作码字段和地址码字段。本实验中操作码为8位，数据的传送单位为8位。指令系统如下表：指令助记符指令功能指令编码微周期微操作取指微指令T0PC-地址总线-RAMRAM-数据总线-IR1ADD A,R0ADD A,R1ADD A,R2ADD A,R3(A)+(Ri)- A0C0D0E0FT0T1T2T3A-数据总线-DR1Ri-数据总线-DR2ALU-数据总线-A、置CY取指微指令SUB A,R0SUB A,R1SUB A,R2SUB A,R3(A)-(Ri)- A1C1D1E1FT0T1T2T3A-数据总线-DR1Ri-数据总线-DR2ALU-数据总线-A、置CY取指微指令MOV A，R0MOV A，R1MOV A，R2MOV A，R3（RI）-A3C3D3E3FT0T1RI-数据总线-A取指微指令MOV R0，AMOV R1，AMOV R2，AMOV R3，AA-（RI）4C4D4E4FT0T1A-数据总线-RI取指微指令MOV A,#dataData-A5FT0T1RAM-数据总线-A取指微指令STA addr（A）-addr8FT0T1T2RAM-数据总线-IR2IR2-地址总线，A-RAM取指微指令HALT停机FFT0停机本次模型机设计中，涉及到的指令如下：MOVA , #55数据传送类指令功能：将立即数55传送到累加器A中MOVR0 , #66 数据传送类指令功能：将立即数66传送到寄存器R0中ADDA , R0算术逻辑运算类指令功能：将累加器A和寄存器R0中的内容相加，并将结果送入累加器A中MOVR1 , #33数据传送类指令功能：将立即数33传送到寄存器R1中SUBA , R1算术逻辑运算类指令功能：将累加器A和寄存器R0中的内容相减，并将结果送入累加器A中STA10存储器操作类指令功能：将累加器A中的内容传送到内存地址为10H的单元中HALT处理机控制类指令功能：停机3.2指令格式 一般指令由操作码和操作码组成，如下所示：操作码地址码本实验中涉及到的指令格式如下：1、 直接寻址如：双字节指令 STA 10 (A)-10第1字节I7I6I5I4I3I2I1I0 操作码 第2字节00010000 102、 立即数寻址如： 双字节指令 MOV A, #55 55-A双字节指令 MOV R0, #66 66-Ri 第1字节I7I6I5I4I3I2I1I0 操作码 第2字节00001001 553、寄存器寻址如：单字节指令 ADD A,R0 (A)+(R0)- A 单字节指令 SUB A,R1 (A)-(R1)- A 单字节I7I6I5I4I3I2I1I0 操作码与Ri选择码4.微程序的设计及其实现的方法4.1微指令格式的设计一条微指令的一般格式如下图：判别测试下地址操作控制顺序控制在本实验平台上，微指令长24位，本阶段的设计任务是决定24位长的微指令是否分段定义，以及确定各段段长、决定各码位含义和有效性等。由于模型机指令系统规模较小，功能也不太复杂，所以采用全水平不编码纯控制场的微指令格式。因为在本设计平台的硬件设计中，微指令长24位，所以最多有24位微操作控制信号可由微码直接实现。本实验计算机24位长的微指令，对应信号分别为：S0、S1、S2、S3、M、CN、AUL-O、EDR2、EDR1、RA-O、ERA、X1、X0、HALT、WR、RR、ELP、PC-O、IR2-O、EIR2、EIR1、RM、WM、MLD。4.2后续微地址的产生方法由于本系统中指令系统规模不大，功能较简单，微指令采用全水平、不编码的方式，每一个微操作控制信号由一位微代码来表示，24位微代码至少可表示24个不同的微操作控制信号。用增量方式来控制微代码的运行顺序，每一条指令的微程序连续存放在微指令存储器连续的单元中。在本系统内，MLD为置微地址的控制信号，MCK为工作脉冲。当MLD=0、MCK有上沿时，把MD0MD7的值作为微程序的地址，打入微地址寄存器。当MLD=1、MCK有上升沿时，微地址计数器自动加1。4.3 微程序入口地址的形成在本实验平台的硬件设计是采用的24位微指令，若微指令采用全水平不编码纯控制场的格式，那么至多可有24个微操作控制信号，可由微代码直接实现。若采用多组编码译码，那么24位的微代码通过二进制译码可实现2n个互斥的微操作控制信号。由于模型机指令系统规模较小，功能也不太复杂，所以采用全水平不编码纯控制场的微指令格式。在模型机中，用指令操作码的高4位作为核心扩展成8位的微程序入口地址MD0-MD7。这种方法称为“按操作码散转”（如下表所示）。微程序首地址形成MD7MD6MD5MD4MD3MD2MD1MD0001716151411按操作码散转指令操作码微程序首地址MD7、MD6I7I6I5I4MD1、MD0MD7MD0000001003H000011007H00010100BH00011100FH001001013H001011017H00110101BH00111101FH010001023H010011027H01010102BH01011102FH011001033H011011037H01110103BH01111103FH在00H放置了一条取址指令，当实验平台开始运行时，微地址从00H开始运行，根据程序开始地址从内存中读出第一条指令。微指令的运行顺序采用计数增量方法，下一条微指令的地址确定方法，是通过上一条微指令执行后微地址自动加一得到的。在本次试验中的微程序指令如下表：指令助记符微程序控制单元微指令指令寄存器数据总线地址总线00H4D FF FF5FH5FH00HMOV A,#5517HDD FB FF5FH55H01H18H4D FF FF6CH6CH02HMOV R0,#661BHDD BF FF6CH66H03H1CH4D FF FF0CH0CH04HADD A,R003HFF FC F90CHFFHFFH04HFF 7F 790CH66HFFH05HFF FB A90CHFEHFFH06H4D FF FF6DH6DH05HMOV R1,#331BHDD BF FF6DH33H06H1CH4D FF FF1DH1DH07HSUB A,R107HFF FC D61DHFFHFFH08HFF 7F 561DH33HFFH09HFF FB 861DHCCHFFH0AH4D FF FF8FH8FH08HSTA 1023HD5 FF FF8FH10H09H24HBB FD FF8FHFFH10H25H4D FF FFFFHFFH0AHHALTSFHFF DF FFFFHFFHFFH5.模型机时序分析由于模型机已经确定了指令系统，微指令采用全水平不编码纯控制场的格式，微程序的入口地址采用操作码散转方式，微地址采用计数增量方式，所以可确定模型机中时序单元中所产生的每一拍的作用。在本实验中，为了更好地观察实验的各个中间过程中各寄存器的值，由监控单元产生一个PLS-O的信号来控制时序产生。PLS-O信号经过时序单元的处理产生了4个脉冲信号。4个脉冲信号组成一个微周期，为不同的寄存器提供工作脉冲。SIGN PLS1PLS2PLS3PLS4 PLS1： 微地址寄存器的工作脉冲，用来设置微程序的首地址及微地址加1。PLS2： PC计数器的工作脉冲，根据微指令的控制实现PC计数器加1和重置PC计数器（如跳转指令）等功能。PLS3： 把24位微指令打入3片微指令锁存器PLS4： 把当前总线上的数据打入微指令选通的寄存器注：如果在运行微单步时，发现有错误或对微单步中的时序过程不清楚，可以结合每个节拍完成的操作用时序单元中的按钮来手动给出4个节拍。在本次实验中选取加法指令ADD A,R0进行时序分析，对应四个时序如下： T0： A锁存器DR1节拍： PLS1：置微地址PLS2：PC+1 PLS3：取微指令地址PLS4：BUS锁存器DR1T1： 寄存器R0锁存器DR2节拍： PLS1：微地址+1PLS2：PC不变 PLS3：微指令输出PLS4：BUS锁存器DR2T2： ALUA节拍： PLS1：微地址+1PLS2：PC不变 PLS3：微指令输出PLS4：BUSAT3： 取指微指令，RAMBUSIR1节拍： PLS1：微地址+1PLS2：PC不变 PLS3：微指令输出PLS4：BUSIR16.指令执行流程根据模型机整机逻辑图和目前硬件条件来设计指令系统中每条指令的执行流程。在每个系统中，一条指令从内存取出到执行完毕，需要若干个机器周期，任何指令中都必须有一个机器周期作为“取指令周期”，称为公操作周期。而一条指令共需要几个机器周期取决于指令在机器内实现的复杂程度。 本实验中着重对加法指令ADD A,R0进行流程分析，如下：单字节指令ADD A，R0；该指令的功能为：（A）+（R0）- A ,需执行如下微操作：（PC）+1 PC PC加1，为取本指令下一字节准备（A） DR1 累加器A内容送ALU（R0） DR2 寄存器R0内容送ALU（A）+（R0）IDBA 使ALU执行加法，结果经IDB最后送入累加器A CY 根据加法结果置进位标志CY（PC）IABOAB PC计数器内容作访问内存地址（RAM）ODBIDBIR1 从内存该地址单元读出指令字节指令寄存器IR1 单字节指令ADD A，R0由4个微指令周期完成指令执行：（1） PC+1为取下一条指令字节准备，累加器A内容送到ALU的DR1锁存器。（2） 寄存器R0内送到ALU的DR2锁存器。（3） ALU将计算结果送到累加器A，据加法结果置进位标志CY。（4） 取指微指令，从内存读出指令送指令寄存器。注：对于微程序控制的计算机，在设计指令执行流程时，要保证每条微指令所含的微操作的必要性和合理性。总线IAB、IDB、OAB、ODB仅是传输信息的通路，没有寄存信息的功能，必须要保证总线传输信息时信息的唯一性。7.源程序,程序的指令代码及微程序7.1 源程序 编制的源程序如下：MOV A,#55MOV R0,#66ADD A,R0MOV R1,#33SUB A,R1STA 10HALT7.2 程序的指令代码内存地址指令助记符指令码或立即数说明00HMOV A,#555FH立即数 55HA01H55H02HMOV R0,#666CH立即数66H寄存器R003H66H04HADD A,R00CHA内容+R0内容A05HMOV R1,#336DH立即数33H寄存器R106H33H07HSUB A,R11DHA内容-R1内容A08HSTA 108FH将A内容写入RAM地址10H09H10H0AHHALTFFH停机7.3微程序在程序调试过程中，按微单步运行过程如下：微地址数据流程数据总线地址总线操作寄存器00H取址微指令 RAMBUSIR15FH00HIR1=5FHMOV A,#5517HBUSA55H01HA=55H18H取址微指令 RAMBUSIR16CH02HIR1=6CHMOV R0,#661BHRAM寄存器R066H03H寄存器R0=66H1CH取址微指令 RAMBUSIR10CH04HIR1=0CHADD A,R003HA锁存器DR155H无效DR1=55H04H寄存器R0锁存器DR266H无效DR2=66H05HALUABBH无效A=BBH06H取址微指令 RAMBUSIR16DH05HIR1=6DHMOV R1,#331BHRAM寄存器R133H06H寄存器R1=33H1CH取址微指令 RAMBUSIR11DH07HIR1=1DHSUB A,R107HA锁存器DR1BBH无效DR1=BBH08H寄存器R1锁存器DR233H无效DR2=33H09HALUA88H无效A=88H0AH取址微指令 RAMBUSIR18FH08HIR1=8FHSTA 1023HRAMBUSIR210H09HIR2=10H24HA RAM（10H）88H10HRAM(10)=88H25H取址微指令 RAMBUSIR1FFH0AHIR1=FFHHALT3FH置模型机为停止状态无效无效置停止状态8.实现过程 在联机方式下，打开软件后,输入源程序，经编译、加载后，微单步运行源程序。 在微单步运行中，观察到的微指令序列如下：指令助记符微程序控制单元微指令指令寄存器数据总线地址总线00H4D FF FF5FH5FH00HMOV A,#5517HDD FB FF5FH55H01H18H4D FF FF6CH6CH02HMOV R0,#661BHDD BF FF6CH66H03H1CH4D FF FF0CH0CH04HADD A,R003HFF FC F90CHFFHFFH04HFF 7F 790CH66HFFH05HFF FB A90CHFEHFFH06H4D FF FF6DH6DH05HMOV R1,#331BHDD BF FF6DH33H06H1CH4D FF FF1DH1DH07HSUB A,R107HFF FC D61DHFFHF