电子技术基础课程设计报告-数字电子钟设计报告.docx

数字电子钟重庆大学电气工程学院电子技术基础课程设计报告题目名称： 数字电子钟 指导教师： 学生姓名/学号： 同组人/学号： 学生年级班级： 评 语作品报告 总评成绩： 重庆大学电气工程学院 2017年7月5日设计说明本次电子设计作品数字电子钟，因初次绘制PCB板而存在一点失误，在时间有限的情况下，来不及制作新的PCB板，所以并没有完成所要求的计时、校时、报时功能。成员分工如下：xxx负责数字电子钟原理图的设计，以及PCB板的绘制和成品调试；xxx负责数字电子钟的仿真和调试，以及PCB的焊接和成品调试。操作说明：1、 将数字电子钟接上电源后，便开始进行计时功能，能精确显示小时，分，秒；2、 在计时不准确时还可对数字电子钟进行校时，拨动右边第一个开关对时钟进行校时，拨动右边的开关对分钟进行校时；3、 在每次整点的前十秒，蜂鸣器会发出声响进行整点报时。摘要数字钟是一种用数字电路技术实现时、分、秒计时的钟表。它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本文针对简易数字电子钟的设计要求，提出了一种设计思路，进行了层次化设计，首先根据功能将整个电路划分成五个子系统：时钟脉冲产生电路、“分秒”六十进制计数电路、“时”二十四进制计数电路、校时电路、报时电路。之后对每个子系统的内部电路进行详细的设计，并利用Proteus仿真软件对设计的子系统电路和总电路进行功能检验，验证设计的正确性。最后根据检验后的设计电路用Protel软件绘制制作PCB板以焊接制作实际电路并调试功能。关键词：数字电子钟 计时 校时 Proteus PCB 目录1.设计任务及要求51.1目的51.2数字钟的功能及要求52.系统总体设计方案52.1总体设计方案52.2方案特点63.时钟脉冲产生电路的设63.1时钟脉冲产生电路工作原理63.2时钟脉冲产生电路设计原理73.3时钟脉冲产生电路74.“分秒”六十进制计数电路设计84.1“分秒”六十进制计数电路工作原理84.2“分秒”六十进制计数电路设计原理84.3“分秒”六十进制计数电路图95. “时”二十四进制计数电路设计95.1“时”二十四进制计数电路工作原理95.2“时”二十四进制计数电路设计原理105.3“时”二十四进制计数电路图106.校时电路设计116.1校时电路工作原理116.2校时电路设计原理116.3校时电路117 .报时电路设计127.1报时电路工作原理127.2 整点报时电路设计原理127.3响铃电路图128.系统总体电路设计138.1 系统总体电路说明138.2系统总体电路139.PCB板设计及制作工艺149.1 PCB布局149.2 PCB元件库159.3 PCB整体图169.4 PCB实物图1710.调试过程及问题分析1810.1电路焊接1810.2调试过程1810.3电路的优缺点及改进建议1811.电子课程设计感悟1912.器件明细清单2013.参考文献201.设计任务及要求1.1目的（1） 掌握数字电子钟的设计方法； （2） 掌握常用数字集成电路的功能和使用。1.2数字钟的功能及要求（1）功能 设计一个具有计时、显示“时、分、秒”和校时功能的数字电子钟。 显示时、分、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择； 电路仿真与调试；（3）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。2.系统总体设计方案2.1总体设计方案数字电子钟的总体框图如下图所示，它由显示、译码、计数电路、校时电路、报时（响铃）电路五部分组成。显示、译码、计数电路是完成电子钟的基本钟表显示，进位功能。2.2方案特点电路主要实现3个功能：计数功能，时、分、秒由六个七段数码管显示，秒、分均为六十进制，时为二十四进制；报时功能，59分50秒后，蜂鸣器会发出间隔一秒的响声，显示整点报时；同时有校时校分功能。3.时钟脉冲产生电路的设3.1时钟脉冲产生电路工作原理首先由石英晶体振荡器，起振产生一个32768Hz的高频方波信号，再由一个十四级分频器（HC4060）输出信号即为分频后频率为的校时时钟信号,经过D触发器一次分频后输出一个1Hz的计时信号。3.2时钟脉冲产生电路设计原理时钟脉冲产生电路的功能是产生计时和校时所需要的时钟信号。对于计时功能，由于要做的是一个数字钟，因此计时的时钟脉冲信号应为秒脉冲，即频率为1的方波信号；在对时或分进行校时时，令时或分的计时电路单独进行计数，且时钟信号的频率为2，使其很快计数到正确的时间。因此综合计时和校时功能，时钟脉冲产生电路需要产生1和2的方波信号分别作为计时和校时的时钟信号。考虑到数字电子钟的使用时间一般较长，因此对振荡频率的稳定性要求比较高，所以时钟脉冲产生电路选择用频率稳定度更高的石英晶体振荡器来产生时钟脉冲信号。但由于石英晶体振荡器产生的方波频率很高，因此还需要经过降频才能作为时钟信号。降低频率可以采用分频器进行分频。石英晶体振荡器起振产生一个高频的方波信号。选用的石英晶体的固有频率为32768，所以石英晶体振荡器的输出为频率的方波信号。由于，而需要的时钟信号频率为和，因此可以将石英晶体振荡器的输出方波先进行14分频，得到频率为的时钟信号，再进行二分频得到频率为1的时钟信号。图中电路中间部分的芯片为HC4060，是一个十四级分频器，经过HC4060的输出信号即为分频后频率为的校时时钟信号；电路图中右侧的芯片为74LS74双D触发器，把分频得到的的信号作为时钟信号接到一个D触发器上，根据D触发器的工作波形图可知D触发器的输出端Q端得到的信号即为频率为的计时时钟信号。也就是说D触发器在这里起到了1级分频的作用，将的方波信号分频得到的方波信号。至此就得到了频率为的计时时钟信号和频率为的校时时钟信号。3.3时钟脉冲产生电路4.“分秒”六十进制计数电路设计4.1“分秒”六十进制计数电路工作原理Q3 Q2 Q1 Q0 741LS160EP ET C LD CPQ3 Q2 Q1 Q0 74LS160EP ET C LD CP为了接成六十进制计数器，首先将两片74LS160接成百进制计数器，然后将电路的59状态译码产生LD=0的信号，同时加到两片74LS160上，在下一个计数脉冲（第60个输入脉冲）到达时，将0000同时置入两片74LS160中，从而得到六十进制计数器。进位信号可由与非门输出端直接引出。就可接成“分秒”电路。4.2“分秒”六十进制计数电路设计原理数字电子钟的分、秒计时电路均为从十进制数059进行计数的60进制计数器，因此在不考虑整体电路的连接时可以设计为相同的电路。该60进制计数器可以看做由个位的十进制计数器和十位的六进制计数器组合连接构成的。由于本方案选用的芯片74LS160正好为十进制计数器，因此60进制计数器的个位不需要变化，直接用74LS160即可，而十位则需要通过反馈把74LS160变为一个六进制计数器。十位从05进行计数，所以5即为反馈状态，0为回归状态。我们通过对74LS160的置数端LD进行反馈设计6进制计数器。因为LD端为低电平有效的置数端，所以我们可以把74LS160的输入端接为回归状态0（二进制数为0000），并且通过反馈使得当74LS160输出为反馈状态5（二进制数0101）时LD=0，输出为04时LD=1.这样当160的输出为反馈状态时就会使LD从1（高电平）变为0（低电平），74LS160从计数状态变为置数状态，将输入端的值（已经接为回归状态）置入到输出端，从而实现了在反馈状态强制输出回到回归状态，把160反馈为一个六进制计数器。4.3“分秒”六十进制计数电路图5. “时”二十四进制计数电路设计5.1“时”二十四进制计数电路工作原理为了接成24进制计数器,首先将两片74LS160接成百进制计数器。然后将电路的23状态译码产生LD=0信号，同时加到两片74LS160上，在下一个计数脉冲（第24个输入脉冲）到达时，将0000同时置入两片74LS160中，从而得到二十四进制计数器，进位信号可以直接由与非门的输出端引出。5.2“时”二十四进制计数电路设计原理数字电子钟的小时计时电路就是一个从023进行计数的24进制计数器。这个24进制计数器可以拆分成一个十位的从02计数的3进制计数器和一个个位的十进制计数器。我们只需设计十位的3进制计数器即可。利用LD端进行反馈设计3进制计数器的设计过程如下：3进制计数器从02进行计数，因此可以确定反馈状态为2（二进制数为0010），回归状态为0（二进制数为0000）。考虑个位和十位两个计数器之间如何连接：首先把个位计数器的进位信号C连接到十位计数器的和端，实现个位向十位的进位；其次，由于计数器为24进制，因此当计数至23时，要使两个计数器的LD端均从1变为0，把0置入两计数器，实现从0到23的计数。根据上述分析设计过程采用整体置零的方法，即当十位输出为2（对应的二进制数为0010），个位输出为3（对应的二进制数为00011）时，LD端为低电平，实现对个位和十位的同步置零。5.3“时”二十四进制计数电路图6.校时电路设计6.1校时电路工作原理当重新接通电源或走时出现误差时都需要对时间进行校正。校正时间的方法是：首先截断正常的计数通路，然后再将频率较高的2Hz信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。6.2校时电路设计原理用基本RS触发器消除机械开关的抖动，使校时电路稳定可靠。当开关拨到计时侧时，校时电路输出计时信号；当开关拨到计时侧时，校时电路输出校时信号。对“分”校时电路，计时信号为“分”计时信号，输出则为“分”计数器的计数信号；对“时”校时电路，计时信号为“时”计时信号，输出则为“时”计数器的计数信号。6.3校时电路7 .报时电路设计7.1报时电路工作原理电子钟在到达整点前的十秒内要打铃，也就是说当分和秒的计时电路显示为59:5X（X为任意数字）时蜂鸣器要响铃。设分计时电路的十位和个位的计数器分别记为1和2，秒计数器的十位计数器记为3，则59:5X对应的最小项表达式即为，只有当计数器显示为59:5X时Y才会为1，其他情况下均为0.按这个逻辑表达式连接后把输出Y接在蜂鸣器的输入端即可实现定时打铃。7.2 整点报时电路设计原理因为在此10秒内报时电路输出为恒定高电平1，要使其响铃为间隔0.5秒，响铃一次周期为1秒，则可通过两个三极管的串联来实现，其中一个三极管的基极连接报时电路的输出，另一个三极管的基极连接2Hz脉冲输出，则实现效果为在其10s内，持续高电平输出和间隔0.5秒的2Hz脉冲同时作用使vcc电源对蜂鸣器导通使其发声，表现为间隔0.5s的响铃。电路图如图所示，其中两个三极管分别对应报时电路输出与2Hz脉冲输出。7.3响铃电路图8.系统总体电路设计8.1 系统总体电路说明(1)秒计数器到六十进一位，进位接在分的时钟端，分就计一次数；分也如此；时计数器从0到23循环技数。(2)当重新接通电源或走时出现误差时都需要对时间进行校正，要先截断正常的计数通路，然后再引入频率较高的2Hz信号加到需要校正的计数单元的输入端，校正好后，再转入正常的计数状态即可。(3)当达到59分时，整点报时电路工作，到50秒开始蜂鸣器每隔一秒来报时。(4)仿真模拟运行正常后，然后绘制PCB板。8.2系统总体电路9.PCB板设计及制作工艺9.1 PCB布局1.此布局所有的元件均布置在电路板的同一面上，只有顶层元件无过密问题，故未将一些高度有限并且发热量小的器件，如电阻、电容等放在低层。且按照前述的各部分功能电路分块布局，以直观表现各电路结构及其功能，并方便查找问题。2. 在保证电气性能的前提下，元件放置在栅格上相互平行或垂直排列，其中每一组七段LED数码管、74LS48芯片、74LS160芯片平行排列以使三者连线为最为简洁优化。未出现元件重叠现象；元件排列较为紧凑，元件在整个版面上分布较为均匀、疏密一致，这样不但美观，而且比较有利于持续焊接。3.此布局未缩短高频元器件之间的连接，未考虑到设法减少他们的分布参数及和相互间的电磁干扰。易受干扰的元器件不能相互离的4.此布局中未将全部芯片及元件工作时所需外接的VCC与VDD两端接口统一集中到一起以便于接入外加电源，因此在接入电源时需要将所有芯片的VCC和VDD两端引出到一起，增加了实物焊接难度。9.2 PCB元件库9.3 PCB整体图9.4 PCB实物图10.调试过程及问题分析10.1电路焊接焊接时要注意布线和焊点的合理分布，尽量做到电路的美观，在焊接过程中，要保证烙铁头不能触碰已经焊接好的线，否则容易造成脱落，同时应尽力做到焊点的形状规则，且有金属光泽。每焊接好一部分电路之后，应立即进行调试，以尽快找出问题，测试无误后方可进行下一阶段的焊接。此外插拔集成芯片时，应注意不要用力过猛，避免管脚变弯、折断。焊接图如图所示：10.2调试过程仿真只是理想的知识应用，而电路焊接却涉及到实际中的种种问题，比如电线的短路问题、焊点不牢固问题、电源供压不稳定以及元件管脚的断路等等，由于实际问题中的各种不稳定因素，我们最终未能调试成功。10.3电路的优缺点及改进建议我们设计的电路的时钟脉冲产生电路利用石英晶体振荡器产生高频信号，之后分频得到时钟信号，因此电路的连接方式比较简单，而且石英晶体振荡器稳定性比较高。在设计定时打铃电路时利用三极管特性进行控制，连接简单，稳定性强，但在三极管的参数选择和蜂鸣器的工作电压选择上未考虑到位，应当先测试报时电路的输出伏值选择三极管导通电压和合适的蜂鸣器。11.电子课程设计感悟这次的电子设计课程虽然结果并不如人意，但在过程中我收获了很多。首先是对电路的分析和设计，这不同于课本所学的单一功能的电路，而是由各个分部电路组合组合成的更加完整的电路系统，它能够独自实现一个特定的完整的功能，这能够提高我们对课本知识的迁移能力，切身体会将所学知识运用到生活实践之中。对时序逻辑电路的触发方式的理解更加深刻即同步连接方式和异步连接方式的了解。增加了