习题数字集成电路设计习题4.doc

习题3三、写出下面Verilog程序的执行结果1、 下面程序执行完后，写出A,B,C,D,clk的结果module adder_1(A,B,C,D,clk);input clk;input7:0 A, B ;output7:0 C , D ;reg7:0 C, D ;initialbeginA=8b00001111B=8b10000000clk=1endalways(clk)beginC=A+B;If (A+B255) D3=1b1;else D3=0;endendmodule2、 下面程序执行完后，写出count的结果module counter(tempreg, count);input tempreg;output count; reg 7: 0 tempreg;reg 3: 0 count;initialbegin count = 0; tempreg=8b0111010end while (tempreg) begin if (tempreg 0) count = count + 1; tempreg = tempreg 1; endendmodule3、 下面程序执行完后，写出factorial的结果 module try_factorial; function automatic integer factorial; input 31:0 operand; integer i; if (operand=2) factorial=factorial(operand-1)*operand; else factorial=1; endfunction integer result; integer n; initial begin for(n=0;n=7;n=n+1) begin result=factorial(n); $display(%0d factorial=%0d,n,result); end endendmodule4、 下面程序执行完后，写出out1/out2的结果module check(A, clk, out1, out2);input A0:7, clk;output out1, out2;initial beginclk=1b1;A=8b00111010;endalways(clk)beginout1=|Aout2=A0;endendmodule5、 下面程序执行完后，写出A、B、C的结果module con (A,B,C);reg0:7 A, B;reg C;initial begin#9; $stop;endinitial A=0;B=0;alwaysbegin#1 A=A+1;#1 B0:3=A4:7;#1 C=&A6:7;endendmodule6、 下面程序执行完后，写出XBC的结果module functioncall (XBC, datain);function 0:2 countones;integer k;begincounones=0;for (k=0; k2;endmodule7、 下面程序执行完后，写出结果module tasks;task add;input a , b;output c;reg R;begin R=1;if(a=b)c=1&R;elsec=0;endtaskinitialbeginreg p;add(1, 0, p);$display(“p=%b”, p);endendmodule8、 下面程序执行完后，写出结果module syntask (Bytein, Byteout);input 3:0 Bytein;output 3:0;task reverseByte;input 3:0 A;output 3:0 B;integer J;beginfor (J=3, J=0, J=J-1)BJ=A3-J;endendtaskinitialBytein=4b1110reverseByte (Bytein, Byteout)$display(“Byteout=%b”, Byteout);endendmodule9、 在下题中循环执行完后，V、W的值是多少？reg 3:0 A;reg V, W;integer k;A=4b1010;V=4b0110for(k=2; k=0; k=k-1)beginV=VAk;W=Ak AK+1;End10、在下题中initial块执行完后I, J, A, B的值会是多少 reg 2:0 A; reg 3:0 B; integer I, J; initial begin I=0; A=0; I=I-1; J=I; A=A-1; B=A; J=J+1; B=B+1; end 标准答案：I=-1, J=0, A=7, B=811、在下题中i