（信号与信息处理专业论文）数字电视传输流微机输出系统的研究.pdf

摘要 在研制各种数字电视系统时，需要提供各种m p e g 一2 传输流层次上的测试 码流，) 本文所研究的数字电视传输流微机输出系统是各种数字电视系统研制和 ，f 发中的必要设备。该系统将软件编码生成的各种m p e g - 2 传输流存于p c 机 硬盘中，利用p c i 总线完成高速数据传输，并输出高速并行测试码流。 本文接续前几届研究生的工作，实现了基于p c i 显示接口芯片t r l 0 3 2 的 码流输出系统的调试和联机实验。在此基础上，j 本文着重研究了p c i 通用接口 芯片$ 5 9 3 3 的构成和工作原理，基于$ 5 9 3 3 设计并实现了新的传输流输出系统， 其数据传输方式采用p c i 总线主方式下的d m a 传输，输出缓存器采用单组f i f o 方案。经联机实验证明，该系统输出的数据流连续、稳定、无误码，输出码率 可达3 0 m b p s 。该系统实用、可靠，可以由一块p c i 插卡实现。 研制过程中，主要完成了对p c i 通用接口芯片的访问与控制、外部f i f o 单 元的读写控制、传输流文件的硬盘存储和持续快速读取、输出接口电路的设计 与实现以及相应控制软件的编制与调试等工作。) 关键词：数字电视 d m a 传输 码流pci总线 先入先出存储器( 雨r ” a b s t r a c t w i t ht h ed e v e l o p m e n to ft h ev a r i o u sd i g i t a lt vs y s t e m s as o u r c eo ft e s t b i t s t r e a mi sn e e d e d w h i c hi sc o m p l i e dw i t hm p e g 2s y s t e mp r o t o c 0 1 t h em p e o - 2 t r a n s p o r ts t r e a mo u t p u a i n gs y s t e md e s c r i b e di nt h i sp a p e rc a nm e e tt h i sr e q u i r e m e n t i nt h i ss y s t e m t h em p e g 2t r a n s p o r ts t r e a mi ss t o r e di nh a r dd i s ci np c ；t h eh i g h s p e e dd a t at r a n s p o r ti sa c c o m p l i s h e db yp c ib u sa n dt h ep a r a l l e lo u t p u tb i t s t r e a mi s p r o v i d e d f o l l o w e dt h ep r e v i o u sg r a d u a t e ds t u d e n t s j o b ，t h i sp a p e ra c c o m p l i s h e dt h e d e b u g g i n ga n do n l i n ee x p e r i m e n to fb i t s t r e a mo u t p u t t i n gs y s t e mb a s e do nt h e g r a p h i c sa c c e l e r a t o rt r l 0 3 2 e m p h a s i so ft h ep a p e ri sp l a c e do nt h es t u d y i n go f c o n s t i t u t e sa n dw o r k i n gp r i n c i p l eo ft h e $ 5 9 3 3p c ic o n t r o l l e r u s i n g $ 5 9 3 3 ，n e w t r a n s p o r ts t r e a mo u t p u t t i n gs y s t e mi sd e s i g n e da n di m p l e m e n t e d 1 1 1 ed m at r a n s f e r u n d e rt h ep c ib u sm a s t e r i n gi sa d o p t e da sd a t at r a n s f e rm o d ea n dt h es i n g l ef i f oa s o u t p u t t i n gb u f f e r n l eo n l i n ee x p e r i m e n t sc o n f i r mt h a tt h i so u t p u t t i n gd a t ao ft h i s s y s t e mi sc o n t i n u o u s ，s t e a d y , e r r o r f r e ea n dt h eo u t p u t t i n gb i t r a t ec a nr e a c h3 0 m b p s t h i ss y s t e mi sp r a c t i c a la n dr e l i a b l e ，w h i c hc a nb ei m p l e m e n t e db yo n ep c ic a r d i nt h i sp a p e r , f o l l o w i n gt e c h n o l o g i e sa r ea c h i e v e d ：t h e a c c e s s i n ga n dc o n t r o l l i n g o fp c ic o n t r o l l e r $ 5 9 3 3 ；t h es i n g l ef i f oc o n t r o lt e c h n o l o g y ；c o n t i n u o u sa n df a s t a c c e s s i n gt h et r a n s p o r tb i t s t r e a mf i l e ss t o r e di nh a r dd i s c ；t h ed e s i g na n di m p l e m e n to f o u t p u ti n t e r f a c ec i r c u i ta n dt h ep r o g r a m m i n ga n dd e b u g g i n go fc o r r e s p o n d i n g s o f t w a r e k e yw o r d ：d i g i t a lt v d m at r a n s f e r b i t s t r e a m p c il o c a lb u s f i f om e m o r y 篁二里塑壅堡堡= 圣遣2 苎塑生兰堂! ! ! ! 兰 第一章方案论证 i i 课题的应用背景 数字电视是指全面采用数字压缩和数字传输技术的电视系统，它除了在图 像质量、伴音质量和观看效果等方面优于传统的模拟电视系统外，它所需的传 输带宽只相当于模拟电视系统的四分之一甚至更小，具有明显的经济效益。进 入九十年代以来，世界各国相继投入大量的人力物力进行这方面的研究和试验。 同时，通用图像压缩编码标准m p e g 一2 的制定也极大地促进了数字电视技术和 产业的发展。 九十年代后期，各主要发达国家先后确定了自己的数字电视标准。9 6 年1 2 月美国联邦通信委员会( f c c ) ，批准了以高清晰度电视( h d t v ) 为基础的a t s c 数字电视标准，规定到2 0 0 6 年停止现有的模拟电视广播，全部改为数字电视广 播。欧洲也加紧了数字视频广播( d v b ) 计划的进行，d v b 的重点在标准清晰 度电视( s d t v ) 上，并取得了很大发展。目前，用于卫星广播的d v b s 已被 世界各国的数字卫星电视广播所采用。用于地面广播的d v b - t 也己进入商用阶 段，其中英国d v b t 的用户已达几十万，英国政府也计划于2 0 0 6 年到2 0 1 0 年 间关闭现有的模拟电视业务。日本制定了综合业务数字广播( i s d b ) 计划，i s d b 除了提供传统的数字电视广播外，还能提供诸如互连网浏览等交互式业务，预 汁用于卫星的1 s d b s 系统将于今年年底投入使用。 在数字电视产业方面，全球各大广播公司都在积极拓展数字广播方面的业 务，各主要半导体芯片公司、计算机公司和软件公司，纷纷从各个角度推出了 自己的数字电视广播的解决方案，以图迅速占领这片新兴的市场。各大电子公 司迅速推出各种数字电视接收机和机顶盒，且销量增长很快。 近几年来，我国在数字电视方面也取得了很大成就。在卫星广播方面，继 中央电视台采用美国d i g i c i p h e r 1 系统播出数字电视节目，先后又有2 6 个省级 电视台的节目采用d v b ，s 标准向全国播出。在有线方面，我国的有线电视网已 覆盖了大多数城市，光缆干线网和支线网广泛采用数字传输，目前不少地区正 在计划提供基于d v b c 的电视节目，未来的目标是使现在的有线电视网具备 提供兼容模拟电视、s d t v 和h d t v 等综合业务的能力。在地面广播方面的试 验也取得了重大进展，已在中央电视台建成了s d t v 和h d t v 的开路实验系统， 呵采用多种传输方式进行传输。在国庆5 0 周年的庆典活动的电视转播中，中央 电视台还进行了h d t v 的现场赢播实验。面对数字电视的迅速崛起，国内许多 厂家纷纷投产d v b s 卫星接收机，不少厂家还在研制生产d v b c 的机顶盒。 国内几十家较大的电视生产厂还组成了数字电视产业联盟，共同研制生产h d t v 接收机。未来国内的数字电视产品市场将十分广阔。 各种标准的数字电视系统都是基于m p e g 2 数字压缩标准的，在数字电视 接收机和机顶盒的研制、生产和销售中基于m p e g 2 传输流的分析测试系统是 一 墨二皇查塞堡至鲞堡查兰堡主兰堡垒苎 几家国外知名的测 格昂贵，不适应国 统的厂商和机构并 灵活方便的测试系 统，是十分必要的。 我们的方案是将测试系统建立在价格低廉的p c 平台上，集传输流的生成、 输出、分析和截取等功能于一身。本文所研究的传输流输出系统是整个测试系 统的子系统。 1 2 设计方案的对比和论证 传输流输出系统的基本设计思想是：将通过软件编码的各种m p e g 2 传输 流以文件形式存于p c 机的硬盘中，由c p u 控制通过高速的p c i 总线传输到系 统的输出缓存器( f i f o ) 中，最后以并行码流的形式输出。 硬盘 呕辟园高 码流 文件 图i - i 系统构成框图 从图1 1 中可以看出，数据传输分为两个阶段，一是码流文件从硬盘通过p c i 总线到系统内存中，这个过程由计算机控制；另一阶段是系统内存中的数据再 次经由p c i 总线传输到输出缓存器中，由系统控制电路控制。 本系统实现的关键在于数据流的高速和不间断输出，因此选用大容量的高 速先入先出存储器( f i f o ) 做为输出缓存器，数据被成块写入f i f o ，再以所需 速率读出f i f o ，写入速率应远大于读出速率。 本文接续以往几届研究生的工作，先以t r l 0 3 2 作为p c i 接口芯片，延用 双组f i f o 方案，研制了实验系统，实现了图像的实时传输，所传图像先后经 d v b 和h d t v 接收机解码播放，证明所传数据流频率稳定，无误码现象。 在此基础上，本文又采用p c i 通用接口芯片$ 5 9 3 3 ，采用单组f i f o 方案， 对系统重新进行了设计，并研制了新的实验系统，经实时图像传输验证，也取 得了满意的效果。与以往的码流输出系统相比，本系统具有如下优点： 1 ) 原系统借用显卡上的图形控制器t r l 0 3 2 作为p c i 接口芯片，系统不能 脱离特定显卡，不宜作为实用系统；而$ 5 9 3 3 是通用p c i 接口芯片，整个系统 可以制成一块p c i 插卡，应用灵活方便，适于作为实用系统。 ，价系用备于试使设由测、试但业廉测，专低 的统口格样系进价 这析的、 产分样情生试这国能测有国 不流拥我还输，于家传内用厂的国适内己在制国自，研 ，了因决前出原尽目推等此。已要因 的商需。 少厂际多可器实很不仪的是必试内不 第一章方案论证天津大学硕上学位论文 2 ) $ 5 9 3 3 作为p c i 通用接口芯片，功能强大，本系统中的数据传输是在总 线主方式下完成，因此输出码率较原系统有所提高，并且具备进一步提高的潜 力。 3 ) 因为$ 5 9 3 3 中绝大多数功能都是双向的，只要对本系统的设计略做改动， 即可实现码流截取的功能。 本文先对基于t r l 0 3 2 的传输流输出系统实验工作做扼要介绍，重点阐述 基于$ 5 9 3 3 系统的原理、软硬件设计和实验中遇到的问题及解决办法。 笠三垦堡堕堕塑些墨型堕堡二型墨莶堂堡主兰堡! 垒墨 第二章传输流输出系统设计原理 本章结合课题应用，阐述p c i 总线和先入先出存储器f i f o 的有关原理t 而 $ 5 9 3 3 接口芯片的开发应用将在第四章中较详细地介绍。 2 1p c i 总线设计原理 2 1 1 简介 p c i 的全称是( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) ，它是当今p c 领域中最流 行的总线标准。推动p c i 总线产生和发展的动因是：随着c p u 的快速发展，基 于图形的操作系统( 如w i n d o w s ) 迅速普及，多媒体、视频处理和网络传输 的大量应用，使i s a 总线逐渐成为系统数据传输瓶颈，p c i 总线可以很好的满 足上述需要。p c i 标准推出后，得到迅速发展，已成为事实上的总线标准。p c i 标准由p c i s i g ( p c is p e c i a li n t e r e s tg r o u p ) j 定，这其中包括i n t e l 、i b m 等著名 公司。 p c 是一种局部总线( l o c a lb u s ) 。从结构看，所谓局部总线是在i s a 总线 和c p u 总线之间增加的一级总线。由于独立于c p u 的结构，使总线形成了一种 独特的中间缓冲器的设计，从而与c p u 及时钟频率无关，因此用户可将一些高 速外设，如网络适配卡、图形卡、硬盘控制器等从i s a 总线上卸下而通过局部 总线直接挂接到c p u 总线上，使之与高速的c p u 总线相匹配，从而打破了数据 t o 的瓶颈，使高性能c p u 的功能得以充分发挥。 p c i 总线的主要特点是： _ 3 2 位总线，线性突发的数据传送模式，在3 3 m h z 时钟下传输率达1 3 3 m b s 。 _ 在c p u 和外设之间插入了一个复杂的管理层，以协调数据传输并提供总 线接口。 i ip c i 总线能够自动配置参数，p c i 设备支持即插即用功能。 采用多路复用结构，减少了引脚个数和部件封装尺寸，降低了设备成本。 - 定义了配置空间，使设备具备自动配置功能。 1 支持多处理器6 4 位寻址和5 v 及3 3 v 环境，从而延长了p c i 设备寿命。 一p c i 独特的同步操作及对总线主控功能，可确保c p u 能与总线同步操作， 无须等待后者完成任务，有助于改善p c i 的性能。 本课题中，采用了p c i 专用接口芯片，不需要过多考虑复杂的p c i 规范， 以下将简要介绍p c i 总线规范中与课题密切相关的部分。 2 1 2 p c i 基本读写操作 图2 - 1 、图2 2 分别示出了p c i 总线读、写操作时序。其中，实线表示信 号处于被当前主设备或从设备激活状态，虚线表示未激活状态。若虚线在箭头 e 面则表示信号有稳定值，虚线在两箭头之间表示处于高阻态。各信号功能 笙三垦堡塑亟笪坐墨堕兰里生塑】_ 三翌型苎垫生竺! ! 至蔓鉴 如下( “# ，代表低电平有效，信号均在系统时钟的上升沿有效) ： 类型 输入 双向 三态 三态 双向 双向 双向 描述 系统时钟 指示总线操作起始与终止 双向复用的地址和数据 双向复用的总线命令和字节使能 主控设备准备好 目标设备准备好 指示目标设备已被选中 c 。x _ _ 、广、i l f _ f f v f r a m 目、l；厂_ 斧 a dj 一 童受j 7 等 巫e 二= 亟匿 j 夏互= ) = _ 曹一 c b e # - i 一画章二叠巫= 二二= 二二二二= = 寸毒一 i r d y # t r d y # d e v s e l # 璺_ 、i l 夸= ；l l厂i _ 1 一 lf j 飞g 压 l 三l 毒l _ l j 毒藤争一d a t 。a 。一d a t 。a 。+ 一善瑟r 一o u st 队n 8 c t l o n 图2 - 1p c i 总线的基本读时序 c l x _ 、厂_ f f 、彳_ _ 、l r v r m “一i 、：厂_ 譬 a d ： c ，b 日 t r d y # ：尊一l l l 一- _ t r d y # 一l l l 厂；一；一；l 厂 ：一一，工、l l ，一| | l 、| ，一j _ 一：_ 一l _ o o a o e v s e l # j _ ，曼飞；i f _ 图2 - 2p c i 总线的基本写时序 b # # # e 号0 眦吖吖惦 信乱m加矾俅距 笙二至堡塑堕塑坐墨竺堡生璺型 墨堡奎堂堡主兰! ! 羔鲨 在读数据时，当f r 心e # 有效时，读操作开始，并产生一个地址期。此时， a d 3 l ：0 线上保持一个有效地址( a d d r e s s ) 来确定信息输入、输出位置。此时 的c b e # 3 ：o 实现总线命令功能( b u sc m d ) ，此处应为读命令。在地址期后的 数据期中，c b e g 3 ：0 实现字节使能功能( b e # s ) ，指明3 2 位数据中哪个字节 通道传输的数据是有效的，a d 线上则传递数据( d a t a ) 。当t r d y # 和i r d y # 均有 效时，可进行数据传输( d a t at r a n s f e r ) ，否则需插入等待周期( w a i t ) 。当f r a m e # 无效时，指示是最后一个数据期。写操作的数据传输方式与读类似。 注意，由多个单元驱动的信号，为避免各个单元间的竞争，须插入翻转周 期。如图2 一l 读操作中，a d 线上，地址和数据节拍间要插入翻转周期。 2 1 3 总线仲裁和延时 了解p c i 总线的仲裁和延时，有助于理解p c i 主控器的工作过程及相应配 置寄存器的功能，以利于对主控器的工作方式进行更优化的设计。 一基本仲裁协议 为减小访问延时，p c i 的仲裁是基于访问而不是基于时间，总线管理单元对 总线上的每个访问进行仲裁。每个总线主控设备都支持请求( r e 0 撑) 和允许 ( g n 瑞) 信号。任何主设备只有通过r e q # 和g n t # 信号才能停泊( p a r k ) 于总线上。p c i 采用一种中心仲裁机制，仲裁是隐藏的，不耗费p c i 总线周期。 总线仲裁算法不属于p c i 规范。 作业单元( 总线主控器) 通过r e q # 来请求占用总线，当仲裁器决定作业单 元可以占用总线时，它就置该单元的g n t # 信号作为应答。作业单元开始处理 作业时，必须确保它的g n t # 已在始终边缘有效。仲裁器可在任何时间置g n t # _ j 己效。若作业单元已设置了f r a m e # 有效，它可以继续完成当前作业。当 f r a m e # 无效后，仲裁器可在任何时间置g n t # 无效，将总线主控权给更高级 别的作业单元。 二访问延时( l a t e n c y ) p c i 是低延时、高吞吐量的总线。p c i 的访问延时是指从主设备发出r e q # 信号到从设备设置t r d y 群以进行数据节拍之间的延时。图2 - 3 描述了p c i 访问 延时的组成。 主设备置主设备收 主设备置从设各置 r 8 0 i 到g n t # f r a t l e # 豫d y # 图2 - 3 访问延时的组成 p c i 访问延时由仲裁延时( a r b i t r a t i o nl a t e n c y ) 、总线获取延时( b u s 6 笙= 皇垡塑堕塑当墨竺丝! 堕型丕堡查兰里里苎望至! ! 墨 a c a u i s i t i o nl a t e n c y ，) 和从设备延时( t a r g e tl a t e n c y ) 组成。决定总线延时的因 素很多，如总线仲裁算法、总线占用情况和从设备状态等。在p c i 配置空间中 有延时计数器( l t ) 用于指定数据突发传输的长度。当一个主设备的f r a m e # 信号被设置后，即开始计数。当f r a m e # 无效后，l t 即被清除。一旦计数期满， 主设备必须在g n t # 被去掉后引导作业终止。若在l t 计数未满时，g n t # 被去 掉，只要f r a m e # 有效，当前主设备仍然保持对总线的占用。u 既保i i e t 本设 备的数据突发长度，同时又会增加其宦设备的总线访问延时。可以说，u 是数 据吞吐量和访问延时的一种折衷，必须合理设置。 2 1 4p c i 配置空间 p c i 规范定义了2 5 6 字节的配置空间，从而大大增加了系统的配置潜力，使 设备支持即插即用功能。配置空间前6 4 字节为预定义头域，每个p c i 设备都必 须支持，后1 9 2 字节为设备特定区域，由设备自定义。配置空间的主要功能包 括：系统配置、设备初始化和灾难性错误处理。 预定义头域的前1 6 个字节对各种类型的设备是相同的，位于配置空间中l o h 到3 f h 的组织，由位于0 e h 的头域类型码决定。目前定义了三种头域类型码， 一般设备为0 0 h ，类型码0 1 h 和0 2 h 为两种p c i 桥。图2 - 4 示出了类型码为0 0 h 的头域空间的结构。 设备i d 售主i do o h 状态 命令0 4 h 类型码版本i d0 8 h b i s t 头域类型 延时计数器c a t c h 行大小0 c h 基址寄存器( 6 )l o h 1 4 h 1 8 h i c h 2 0 h 2 4 h 保留2 8 h 保留2 c h 扩展r o m 基址寄存器3 0 h 保留 3 4 h 保留 3 8 h m a x - l a t e n c ym i n l a t e n c y中断引脚寄 中断线寄存3 c h 存器器 图2 - 4 头域空间的组织结构 以下分别介绍几个与课题关系紧密的寄存器。 ( 1 ) 售主i d 和设备i d ：分别表示设备制造商和特定设备，它们唯一地标 以出某一设备。 ( 2 ) 延时计数器：如前所述，它指明主设备占用总线的时间长度。 7 一 笙：翌堡塑塑塑生墨竺坠生堕型 丕堂盔兰堡兰兰些燕兰 ( 3 ) 中断线寄存器：在系统初始化阶段，上电程序( p o s t 码) 将所分配 的中断号写入该寄存器；系统引导后，设备驱动程序和操作系统利用这一信息 决定中断优先级和中断向量。 ( 4 ) 中断引脚寄存器：指明本设备使用的中断引脚( i n t a # 、i n t b # 、i n t c # 和1 n t d # ) 。 ( 5 ) 基址寄存器：用于系统初始化时本设备在地址空间的定位。通过这6 个基址寄存器，设备可以被分配一个或多个i o 和内存地址。该寄存器的最低 位若为1 ，表示i o 地址：若为0 ，表示内存地址。基址寄存器在上电时，被置 入相应的地址信息，包括i ( 3 还是内存地址、所需地址的大小及位置等，系统 p o s t 码根据这些信息分配相应的地址，并写入基址寄存器，设备驱动程序和 操作系统即可根据它获知此设备在地址空间的位簧，从而可以对其进行访问。 2 2 f i f o 器件工作原理 在码流输出系统中，需要将由硬盘读出的高速码流以所选择的速率匀速输 出，因此应选择异步f i f o 器件作为数据缓存器。本课题中选用了c y p r e s s 公 司的c y 7 c 4 6 2 1 5 p c ( 1 6 k ) 和c y 7 c 4 6 4 1 5 p c ( 3 2 k ) 异步f i f o ，其它公司的 f i f o 产品在原理和使用方法上与其大致相同。 2 2 if i f o 信号说明 u 掌v c c d 8d 4 d 3d 弓 d 2d 6 d ld 7 d 0f l r t x l r s f f e f i q bx 0 ，h f q lq 7 q 2 q 6 口3 q 5 口8 口4 g n dr # 图2 5f i f o 引脚图 输入信号：数据输入( d o d 8 ) ：9 - b i t 宽。 术控制信号： 1 ) 复位信号( r s # ) ：低电平有效，它使f i f o 内部读、写指针一起跳转到 最初位置。 2 ) 写使能信号( w # ) ：当f i f o 未满时，写使能信号的下降沿标志一个写周 期的开始，数据被顺序读入f i f o 中：当其上升沿到来时，写周期结束。 3 ) 读使能信号( r # ) ：当f i f o 未空时，读使能信号的下降沿标志一个读周 8 笙= 主堕塑塑塑坐墨竺鲨立坚型墅翌查兰堡上兰垡! 婆 期的开始，数据依照先入先出的原则被顺序读出f i f o ；当其上升沿到来 时，读周期结束。 4 ) 先提取重发信号( f l # r t # ) ：此信号为双重目的的输入信号a 在 深度扩展模式中，此管脚接地的器件为最初被操作的器件。当重发使能 控制信号( r t # ) 输入为低时，数据被重发。读使能和写使能信号在重发时 必须为高阻状态。 5 ) 扩展输入信号( x i # ) ：此信号为双重目的的引脚。在单器件模式 下，此引脚接地。在深度扩展模式下，与前一级的扩展输出( x o # ) 相连。 输出信号 1 ) 满标志( f f # ) ：当器件变满时，满标志变低，抑制进一步的写操作。 2 ) 空标志( e f # ) ：当读指针与写指针相等，标志器件为空，空标志变 低，抑制进一步的读操作。 3 ) 扩展输出半满标志( x o i ： h f # ) ：此为双重目的的输出信号。在单器 件模式下，当扩展输入( x i l l ) 接地时，此输出为半满标志。当数据达f i f o 容量的一半时，半满标志变低：半满标志变为高。在深度扩展模式下，扩 展输入( x i # ) 与前一级的扩展输出( x 0 # ) 相连。当读写指针到达f i f o 的 最后位置时，此输出提供一个脉冲，传递给下一个f i f o 器件。 4 ) 数据输出信号( q 0 一q 8 ) ：为9 - b i t 宽度的数据输出信号。当读信号 ( r # ) 为高时，输出为高阻状态。 2 , 2 2f i f o 异步工作时序 ”c h r o n o u $ r e a dl l n dw d t e 开 q o - qb w 0 口_ o8 图2f i f o 异步读写时序 f i f o 异步读写工作时序如图2 - 6 所示。其中：t a 为( 读) 访问时间，t r r 为( 读) 恢复时间，t p r 为读脉冲宽度，t r c 为读周期，t h z r 为读脉冲上升沿 到数据输出呈高阻的时间：t s d 为( 写) 数据建立时间，t h d 为( 写) 数据保持 时间，t p w 为写脉冲宽度，t w r 为写恢复时间，t w c 为写周期。 f i f o 读写操作进程分别由读写控制信号控制，二者互不影响。每当写控 9 第二章传输流输出系统设计原理 天津大学硕士学位论文 制信号有效，且f i f o 满标志f f # 为不满时，f i f o 将输入数据d o d 8 ，写入内部写 指针所指向的内部存储单元。每当读控制信号有效，且f i f o 空标志e f # 为不空 时，f i f o 将内部读指针所指向的内部存储单元的数据送到输出数据总线q o q 8 七。当读、写控制信号同时有效时，且空标志e f # 与满标志f f # 又都为无效时，内 部读写控制逻辑单元将依照先到优先的逻辑规则进行读写操作。 为使f i f o 正常工作，应满足时序图中对读写脉冲的要求。本课题中所用的 屉1 5 n s 的f i f o ，要求读写脉冲宽度至少为1 5 n s ，读写恢复时间至少为1 5 n s ， 这样读写周期至少为3 0 n s ，即最高速率为3 0 m h z 。为使电路工作可靠，在设计 中应使读写周期大于3 0 n s 。本课题中，f i f o 的工作速率在1 5 m h z 以内，既可 满足f i f o 两端输入输出速率的要求，同时也使电路能稳定工作。 对1 5 n s 的f i f o ，( t h z r ) m a x 为1 5 n s ，这说明f i f o 在读脉冲上升沿后1 5 n s 后，即可释放数据总线，因此只要f i f o 的读脉冲错开一定时间，就可以将它 们的输出并联。本课题中即是利用这一特性，完成了输出数据由1 6 b i t 向8 b i t 的转换。 l o 兰兰至苎王! 墨! q ! ! 塑堡塑堕塑些墨竺塑塑壁塑兰些j 薹望查型苎竺茎羔! 墨 第三章基于t r l 0 3 2 的传输流输出系统的构成和实现 本论文主要工作是基于p c i 总线通用接口芯片$ 5 9 3 3 传输流微机输出系统 的设计和实验开发，但基于p c i 总线图形控制器t r l 0 3 2 的系统构成和联机实 验情况对$ 5 9 3 3 方案的形成和实现有很大的借鉴意义，所以有必要对它的构成 和实现做一说明。 3 1 系统构成 中断申请 图3 - 1 总体框图 兰三兰苎! 垦! 塑! 塑堡塑堕塑些墨竺塑塑垡塑壅墨二圣堡盔兰堡主兰竺! ! 苎 基于t r l 0 3 2 的传输流输出系统的设计，基本遵循了以往几届研究生的方 案，只是根据本次课题需要做了一些修改。本次课题的目标是使系统能够实时 无误码的传输m p e g 2 的传输流，并通过解码器实时播放所传输的图像。下面 对构成系统的关键模块做一介绍，更详细的研制情况请参见前两届研究生论文。 本系统的实现思想是：将以编码的传输流以硬盘文件形式存于硬盘，传输 码流时先将文件成块地读入内存缓冲区，再经p c i 总线，通过显卡上的图形控 制器t r l 0 3 2 ，送入码流输出系统的先入先出存储器( f i f o ) ，f i f o 在控制电 路的控制下输出高速不问断的数据流。该传输流输出系统由两部分构成，一是 p c i 接v i 芯片t r l 0 3 2 ，它在系统主机的显示卡上：另一部分是f i f o 及其控制 电路，它们位于一块自制的i s a 卡上，借用i s a 接口的电源和5 号中断线。这 两部分是通过外接电缆连接的( 图3 1 ) 。 借用t r l 0 3 2 传输数据的方法是，将f i f o 的数据输入线与t r l 0 3 2 的p d 7 ： 0 1 相连，将f i f o 的写控制信号w 群与t r l 0 3 2 的写控制信号w 脒相连，由于 p d 3 1 ：o l 是t r l 0 3 2 的显示存储器总线，当码流输出程序向系统的显存写数据 时，同时也就将数据写入f i f o 中。 t r l 0 3 2 的通用输出端口( g o p ) 可以很方便的提供控制信号的输出，从图 3 1 中可以看出，g o p 提供的控制信号有读写控制、读时钟分频选择信号、f i f o 复位信号和状态翻转信号等。控制程序只需向t r l 0 3 2 的通用输出寄存器c r 5 c 写入相应的数，即可改变这些控制信号的状态。 t r l 0 3 2 的另一个方便之处在于，它内部有两个可编程的频率合成器，一个 用于提供t r l 0 3 2 的像素点时钟d c l k ，另一个用于提供存储器时钟m c l k 。 m c l k 经t r l 0 3 2 内部电路处理后得到写控制信号w e # ，在本系统中w e # 就是 f i f o 的写控制信号w 撑。d c l k 经t r l 0 3 2 的图形接口模块得v c l k ，本系统 f e 是用v c l k 作为f i f o 的读时钟( 读控制信号) 。也就是说，控制程序可以通 过对m c l k 和d c l k 编程，方便地改变f i f o 的读写时钟频率。m c l k 和d c l k 的编程公式相同，其输出频率由式( 1 ) 确定： 2 两器 式中r = 0 ，l ，2 或3 而m ，n 的值必须符合下列不等式： l3 5 m h z 器f r e f 2 7 0 m h z m m 值可编程范围为1 1 2 7 。n 值的可编程范围为l 3 1 ，由晶体振荡器提 供的基准频率f r e f 的值为1 4 3 m h z 。通过设置t r l 0 3 2 内部寄存器改变r 、m 、 r 的值，可以方便地分别改变m c l k 和d c l k 频率。 对于f i f o 写时钟，不希望经常变化，一般在1 2 m h z 左右；对于f i f o 读 时钟，希望按输出码率要求改变，并希望在所需的频段上以较小的步级尽量多 1 2 兰三里薹! 垦! 旦! ! 塑生塑堕塑坐墨竺塑塑垡塑塞墼上! 墼兰堡兰垡! ! 兰 丌出一些频率。传输流输出系统的输出频率一般在3 0 m h z 以内，根据式( 1 ) 和( 2 ) 的限制，r 应取8 ，所以输出频率大约在1 6 3 3 m h z 之间。为了输出低 频段的频率，我们又在控制电路中加入了读时钟分频单元，提供1 、2 、4 、8 几 种分频选择，这样，输出的传输流码率可以在2 3 3 m h z 问改变。综合以上考虑， 用计算机算出了d c l k 的所有频率，大约有几百个，每个频率间相距l o k h z 到 1 0 0 k h z 左右。 f f # 图3 2 双组f i f o 缓存器构成示意图 实验系统的f i f o 存储单元由双组f i f o 组成，每组f i f o 由片1 6 k 和一 片3 2 k f i f o 按经深度扩展构成( 图3 - 2 ) 。采用双组f i f o 方案的原因是为了保 证码流输出的连续性。因为本系统中，t r l 0 3 2 工作于p c i 总线的从方式，数据 传输是通过向显示存储器中写数据实现的，若只用一组f i f o ，当f i f o 被读空 后，控制电路向主机申请5 号中断，而中断服务程序将无法在一个字节的传输 时间内及时将数据补充到f i f o 中去，于是就发生了数据间断。采用双组f i f o 一 兰三兰苎! ! ! 旦! ! 堕堡塑堕塑些墨篓塑塑堕塑壅堡丕堡盔兰堡堂堡兰 方案时，当一组f i f o 被读空后，由控制电路控制向另一组f i f o 切换，在下一 个数据周期到来时转为另一组f i f o 输出，硬件电路的切换工作完全可以在一 个周期内完成，于是就避免了数据间断的发生。 双组f i f o 的工作时序如图3 3 所示，图中r i # 、r 2 # 幂dw i # 、w 2 # 的阴影 部分表示4 8 k 个读写脉冲，高电平表示没有读写脉冲。由于写时钟的频率远高 f 读时钟，因此写时问小于读时阃。 两组f i f o 的工作过程是，发送数据前，先由软件控制将两组f i f o 充满数 据，并将缓冲区( b u f f e r ) 也充满数据。首先第一组f i f o 的读使能信号r 1 # 有效，读第一组缓存器。第一组数据被读空后，产生空信号e f i # ，它激发中断信 号i r q 5 ，中断信号方面通过读写转换控制逻辑电路使第二组f i f o 的读使能 信号r 2 # 和第一组f i f o 的写使能信号w 1 # 有效，开始读第二组缓存器：另一方 面向c p u 申请中断，进入中断服务程序，此时发出复位信号，使第一组f i f o 的读、 写指针复位，并由b u f f e r 向第一组f i f o 写码流数据，再将硬盘上的下一组数据 读入b u f f e r 。在整个工作过程中，从f i f o 读出数据的过程一直由硬件电路完 成，而c p u 则负责从b u f f e r 写数据到f i f o 和从硬盘读数据并写数据到b u f f e r 等两个过程，两过程要在读完一组f i f o 数据的时间内完成，这样才能保证第二 组f i f o 的数据读空后，切换到第一组读出的数据正确。两组f i f o 如此交替重复 【作，即可实现码流实时、连续地发送。 _ 丁 厂 厂 厂 厂一 1 厂 厂 厂1 一1 厂一 厂 厂 厂1 厂_ _ 根。5 # 4 f 1 一n n1 图3 - 3 双f i f o 缓存器读写工作时序图 图3 - 1 中的包同步提取单元是为了提供m p e g - 2 传输流接口中的包同步信 坤 球 埔 脯 球 硝 圭e 删 脒 蹦 啾 麟 愀 第三章基于t r l 0 3 2 的传输流输出系统的构成和买现 泰津大学鲤主望鱼堕塞 号，有关包同步提取单元的设计将在5 5 中详细介绍。 3 2 基于t r l 0 3 2 的传输流输出系统的实现 对于基于t r l 0 3 2 的传输流输出系统，本课题的目标是能实时传输活动图 像。系统的实现要经过两个阶段，一是根据课题需要对系统进行重新设计，制 作印刷电路板，进行调试；二是将调试通过的系统与m p e g 一2 解码器进行联机 实验，实时播放图像。 3 2 1 系统调试 在调试过程中，主要解决了两个问题。一是读脉冲过宽的问题。以往几届 研究生实现的系统都是在较高码率上调试通过的( 如2 1 m b s ) ，本次课题需要 系统也能传送s d t v 传输流，当传输流码率降下来后( 7 m b s ) ，用f i f o 的空 信号触发示波器，发现f i f o 在空之前所传输的最后一个字节不对。经仔细观 察发现是由于f i f 0 的读脉冲过宽所致。原来系统的读时钟的占空比是5 0 ， 当频率较低时，低电平持续时间就相对较长，当一组f i f o 的最后一个读脉冲 的下降沿到来后，控制电路就切换到另一组f i f o 读，由于电路切换延时只有 大约2 0 0 n s ，而对于7 m b ，s 的时钟，读脉冲低电平宽度在5 0 0 n s 以上，所以第一 组f i f o 的最后一个读脉冲也被提供给第二组f i f o ，作为第二组f i f o 的第 个读脉冲，造成了数据传输错误。解决方法是缩短读时钟低电平的历时，方法 是将读时钟通过一个微分电路，使低电平时间大约控制在4 0 5 0 n s 。这个时间 间隔满足1 5 n s f i f o 器件对读脉冲宽度的要求，并且远低于电路的切换延时，从 而避免切换时数据错误。 调试中所解决的第二个问题是，写时序的不匹配问题。这种不匹配表现为 令系统传输周期性数据( 每隔1 2 8 个字节为一个0 x f f ，其余字节为0 x 0 0 ) 时， 在示波器上观察到的数据很稳定，且没有错误；但当所传数据每隔1 2 8 个字节 为一字节0 x 0 0 ，其余字节为0 x f f 时，示波器上的数据就变得不稳定了。也就 是说，传输数据的稳定性与数据内容有关。经过仔细调试，发现是f i f o 写脉 冲与输入数据的时序关系处于种临界关系，加入延时电路调整后，改变了这 种临界关系，上述不稳定现像就消失了。 3 2 2 系统联机实验 调试过程还遇到了一些其它问题，由于篇幅所限，这里就不在赘述。下 廖就是系统的联机实验了，它对验证系统的正确性起到了决定性的作用。 系统联机实验按图3 4 进行，由传输流输出系统输出并行码流、码流时钟和 包同步信号，数据进入数字电视机顶盒的传输流接口，由机顶盒解码输出模拟 的音视频信号，在监视器上播放图像和声音。 塑兰! 墨! ! ! q ! ! 竺生塑垫塑堂墨堕堕兰型堕坐茎墨茎望盔兰塑型兰型! 堕墨 数字电视 传输流输出系统 图3 - 4 联机实验系统的构成 监视器 开始所用的数字电视机顶盒是同洲公司的数字卫星接收机c d v b 9 8 1 型，它 只能解s d t v 级别的图像，并且没有专用的传输流输入接1 2 1 ，码流是通过接收 机内部的解复用器接口输入的。也就是说，输入码流代替了信道解码所输入的 码流进入解复用器。要使接收机进行解码，还须通过接收机的设置菜单将接收 青目的音频和视频包识别符( p i d ) 设置为当前输入的传输流的音视频传输包的 p i d 值。表3 1 记录了用数字卫星接收机进行联机实验时的部分情况。 表3 1 基于t r l 0 3 2 系统的联机实验记录 名称实际码率发送码率视频音频文件大 亩 现象 ( k b p s )( k b p s ) p i dp i d d s ( m b ) 日 v i d e 0 9 t s3 2 0 7 k3 2 0 7 k 1 72 06 6 无图像播放连续 t z 9 1 1 33 2 0 7 k3 2 0 7 k 1 72 0 1 5 0有声音、图像较连续，但有几次停顿 t z l t s6 1 7 6 k6 1 7 6 k1 72 01 2 2有 声音、图像较连续，但